1) logical sum gate
逻辑和门
2) saturating logic gate
饱和逻辑门
4) logic threshold
逻辑门限
1.
A newly road surface identification method is present based on logic threshold control.
介绍了一种客车ABS控制器开发方法,包括硬件电路设计和控制算法实现,扩展逻辑门限方法对路面的识别,并建立了整车9自由度模型仿真试验台,以半实物仿真的形式对设计的控制器进行了验证,获得较好的控制效果。
5) logical gate
逻辑门
1.
This paper implements the simulation of logical gate make use of Protel99se,and applies the result of simulating to classroom teaching.
本文利用Protel99 se软件对逻辑门电路的逻辑功能进行了仿真,并把仿真结果应用于课堂教学上,使初学者对逻辑门电路的认识更加直观,明确。
6) logic gate
逻辑门
1.
Using the advantages of digital units such as logic gate and trigger that is low power dissipation, quick response, exact action and strong anti jamming, the electric power circuit can be effectively protected from overvoltage and overcurrent .
文中利用逻辑门、触发器等数字器件功耗低、反应快、动作准确、抗干扰能力强的优势 ,对电力电子线路实施有效的过压过流保护 。
2.
This paper introduces a new Dynamic Fault Tree Analysis(DFTA) modeling technique, combining the dynamic fault tree containing dynamic logic gate(s) with Markov chain, to solve the problem that the dynamic behavior and sequence process are hard to describe in irreparable systems.
结合几个动态逻辑门及其向Markov状态转移链的转化,介绍了一种新的动态故障树建模分析方法,用来解决不可修系统中对动态时序特性的建模困难问题。
3.
In this article,we take the single-input molecular logic gates as an illustration to introduce the molecule based logic gates.
分子逻辑门是目前非常活跃的研究领域,有可能解决电子计算机发展的瓶颈问题。
补充资料：PMOS集成逻辑门
PMOS集成逻辑门
PMOS integrated logic gate
尸MOS!!ehengt匕。{一me门PMOS集成逻辑门(PMOS integratedlogiegate)全部用P沟道Mos管构成的集成逻辑门电路，又称PMOS集成门。 按MOS管类型的不同MOS门可分为三种:由pMOS管(P沟道的MOS管)构成的PMOS集成门，由NMOS管〔N沟道的MOS管)构成的NMOS集成门，以及由PMOS管和NMOS管构成的互补MOS集成门，简称CMOS。在工作速度方面NMOS优于PMOS，CMOS具有更低的功耗，因而PMOS已逐渐被NMOS和CMOS所取代。但由于PMOS工艺简单，价格便宜，在一些中、小规模数控电路中仍被使用。 PMOS集成电路，一般按负逻辑规定:高电平为。，低电平为1。 一个PMOS反相器(非门)电路如图1所示。图中负载管VZ的栅极和漏极接在一起，连到电源一UDD上，VZ作为一个二极，当作负载电阻用。Vl为驱动 图1 PMOS反相器(非门)，电源电压为一UDD(、一ZOV)。Vl、VZ均为增强管管型PMOs管，U:1和UTZ分别为Vl和VZ的开启电压(约等于一4V)。 在图1中，当输人电压Ui为。时，Vl截止，U。~一UDD一UT。为低电平，即为1电平。当Ui为1(接近 __._____Rn、1一UDD一姚“)时，V1、V艺均导通，认一，乏舀蕊干衷蕊)入(一UDD)、oV，即为。电平，式中RoN，与R二。分别为VI和VZ的漏源导通电阻，一般RoNI<
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条