双缓存结构,TCA Twin Cache Architecture,音标,读音,翻译,英文例句,英语词典

您的位置：首页 -> 词典 -> 双缓存结构

1) TCA Twin Cache Architecture 点击朗读

双缓存结构

2) parallel cache structure 点击朗读

并行缓存结构

Based on the study of the ping-pang cache structure,a parallel cache structure has been proposed.

5Gbps SDH干线网上,常常需要将某些重要的高速数据及时记录下来,以便为后续的分析处理作准备;以硬盘作为存储介质的高速海量数据记录系统有着广泛的应用前景;但是受其机械结构的限制,硬盘的内部数据传输速率远低于高速数据的传输速度;在分析了乒乓缓存结构的原理及特点的基础之上,提出了一种由乒乓结构演变而来的并行缓存结构;该结构可以降低数据流的传输速率,使之与硬盘内部数据传输率相匹配,进而实现了以硬盘为存储介质的高速海量数据记录系统。

3) ping-pang cache structure 点击朗读

乒乓缓存结构

The principle and features of ping-pang cache structure were discussed, and a real ping-pang cache structure was also given which consisted of high-speed, large capacity SRAM and CPLD.

高速数字视频处理系统中,为了缓解恒速的视频编解码与变速的DSP图像处理过程之间的矛盾, 常采用乒乓缓存结构作为图像数据输入/输出缓冲器。

4) chip register architecture 点击朗读

芯片缓存器结构

5) TCA Twin C Cache Architecture 点击朗读

双缓存架构〖3D加速芯片〗

6) double buffer memory 点击朗读

双缓存

Realization of double buffer memory mechanism by MFC to improve the figure display effect;

利用MFC实现双缓存机制改善图形的显示效果

Based on double buffer memory technology,the paper studies one way to solve some simulator screen flicker upon real-time protracting figure and real-time displaying data.

该文基于双缓存技术,对某模拟系统实时图形绘制和实时数据显示时,屏幕闪烁难题的一种解决方法进行了探索。

更多例句>>

补充资料：CPU缓存

CPU缓存（CacheMemory）是位于CPU与内存之间的临时存储器，它的容量比内存小的多但是交换速度却比内存要快得多。缓存的出现主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。

缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。

正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90左右），也就是说CPU下一次要读取的数据90都在缓存中，只有大约10需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。

目前缓存基本上都是采用SRAM存储器，SRAM是英文StaticRAM的缩写，它是一种具有静志存取功能的存储器，不需要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷新电路，每隔一段时间，固定要对DRAM刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，这也是目前不能将缓存容量做得太大的重要原因。它的特点归纳如下：优点是节能、速度快、不必配合内存刷新电路、可提高整体的工作效率，缺点是集成度低、相同的容量体积较大、而且价格较高，只能少量用于关键性系统以提高效率。

按照数据读取顺序和与CPU结合的紧密程度，CPU缓存可以分为一级缓存，二级缓存，部分高端CPU还具有三级缓存，每一级缓存中所储存的全部数据都是下一级缓存的一部分，这三种缓存的技术难度和制造成本是相对递减的，所以其容量也是相对递增的。当CPU要读取一个数据时，首先从一级缓存中查找，如果没有找到再从二级缓存中查找，如果还是没有就从三级缓存或内存中查找。一般来说，每级缓存的命中率大概都在80左右，也就是说全部数据量的80都可以在一级缓存中找到，只剩下20的总数据量才需要从二级缓存、三级缓存或内存中读取，由此可见一级缓存是整个CPU缓存架构中最为重要的部分。

一级缓存（Level1Cache）简称L1Cache，位于CPU内核的旁边，是与CPU结合最为紧密的CPU缓存，也是历史上最早出现的CPU缓存。由于一级缓存的技术难度和制造成本最高，提高容量所带来的技术难度增加和成本增加非常大，所带来的性能提升却不明显，性价比很低，而且现有的一级缓存的命中率已经很高，所以一级缓存是所有缓存中容量最小的，比二级缓存要小得多。

一般来说，一级缓存可以分为一级数据缓存（DataCache，D-Cache）和一级指令缓存（InstructionCache，I-Cache）。二者分别用来存放数据以及对执行这些数据的指令进行即时解码，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。目前大多数CPU的一级数据缓存和一级指令缓存具有相同的容量，例如AMD的AthlonXP就具有64KB的一级数据缓存和64KB的一级指令缓存，其一级缓存就以64KB64KB来表示，其余的CPU的一级缓存表示方法以此类推。

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

参考词条

高速缓存层次结构三层缓存体系结构交叉节点带缓存Crossbar结构结果缓存构件缓存

OpenGL双缓存双级缓存双页缓存双缓存器双存储器结构

说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
	您的位置：首页 -> 词典 -> 双缓存结构 1) TCA Twin Cache Architecture 双缓存结构 2) parallel cache structure 并行缓存结构 1. Based on the study of the ping-pang cache structure,a parallel cache structure has been proposed. 5Gbps SDH干线网上,常常需要将某些重要的高速数据及时记录下来,以便为后续的分析处理作准备;以硬盘作为存储介质的高速海量数据记录系统有着广泛的应用前景;但是受其机械结构的限制,硬盘的内部数据传输速率远低于高速数据的传输速度;在分析了乒乓缓存结构的原理及特点的基础之上,提出了一种由乒乓结构演变而来的并行缓存结构;该结构可以降低数据流的传输速率,使之与硬盘内部数据传输率相匹配,进而实现了以硬盘为存储介质的高速海量数据记录系统。 3) ping-pang cache structure 乒乓缓存结构 1. The principle and features of ping-pang cache structure were discussed, and a real ping-pang cache structure was also given which consisted of high-speed, large capacity SRAM and CPLD. 高速数字视频处理系统中,为了缓解恒速的视频编解码与变速的DSP图像处理过程之间的矛盾, 常采用乒乓缓存结构作为图像数据输入/输出缓冲器。 4) chip register architecture 芯片缓存器结构 5) TCA Twin C Cache Architecture 双缓存架构〖3D加速芯片〗 6) double buffer memory 双缓存 1. Realization of double buffer memory mechanism by MFC to improve the figure display effect; 利用MFC实现双缓存机制改善图形的显示效果 2. Based on double buffer memory technology,the paper studies one way to solve some simulator screen flicker upon real-time protracting figure and real-time displaying data. 该文基于双缓存技术,对某模拟系统实时图形绘制和实时数据显示时,屏幕闪烁难题的一种解决方法进行了探索。更多例句>> 补充资料：CPU缓存 CPU缓存（CacheMemory）是位于CPU与内存之间的临时存储器，它的容量比内存小的多但是交换速度却比内存要快得多。缓存的出现主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90左右），也就是说CPU下一次要读取的数据90都在缓存中，只有大约10需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。目前缓存基本上都是采用SRAM存储器，SRAM是英文StaticRAM的缩写，它是一种具有静志存取功能的存储器，不需要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷新电路，每隔一段时间，固定要对DRAM刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，这也是目前不能将缓存容量做得太大的重要原因。它的特点归纳如下：优点是节能、速度快、不必配合内存刷新电路、可提高整体的工作效率，缺点是集成度低、相同的容量体积较大、而且价格较高，只能少量用于关键性系统以提高效率。按照数据读取顺序和与CPU结合的紧密程度，CPU缓存可以分为一级缓存，二级缓存，部分高端CPU还具有三级缓存，每一级缓存中所储存的全部数据都是下一级缓存的一部分，这三种缓存的技术难度和制造成本是相对递减的，所以其容量也是相对递增的。当CPU要读取一个数据时，首先从一级缓存中查找，如果没有找到再从二级缓存中查找，如果还是没有就从三级缓存或内存中查找。一般来说，每级缓存的命中率大概都在80左右，也就是说全部数据量的80都可以在一级缓存中找到，只剩下20的总数据量才需要从二级缓存、三级缓存或内存中读取，由此可见一级缓存是整个CPU缓存架构中最为重要的部分。一级缓存（Level1Cache）简称L1Cache，位于CPU内核的旁边，是与CPU结合最为紧密的CPU缓存，也是历史上最早出现的CPU缓存。由于一级缓存的技术难度和制造成本最高，提高容量所带来的技术难度增加和成本增加非常大，所带来的性能提升却不明显，性价比很低，而且现有的一级缓存的命中率已经很高，所以一级缓存是所有缓存中容量最小的，比二级缓存要小得多。一般来说，一级缓存可以分为一级数据缓存（DataCache，D-Cache）和一级指令缓存（InstructionCache，I-Cache）。二者分别用来存放数据以及对执行这些数据的指令进行即时解码，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。目前大多数CPU的一级数据缓存和一级指令缓存具有相同的容量，例如AMD的AthlonXP就具有64KB的一级数据缓存和64KB的一级指令缓存，其一级缓存就以64KB64KB来表示，其余的CPU的一级缓存表示方法以此类推。说明：补充资料仅用于学习参考，请勿用于其它任何用途。参考词条高速缓存层次结构三层缓存体系结构交叉节点带缓存Crossbar结构结果缓存构件缓存

©2011 dictall.com