1) eight-data path
八位数据通路
2) datapath
数据通路
1.
A New FPGA Compiler Strategy Based on Datapath Module;
基于数据通路结构的FPGA编译系统新策略
2.
Design and Implementation of RPR MAC datapath;
RPR MAC数据通路的设计与实现(本期优秀论文)
3.
An instruction-based path delay test generation method for the datapath of a processor is proposed,which apply the processor s own instructions in normal operation mode to test itself.
针对处理器的数据通路中的通路时延故障,提出一种基于指令集的处理器时延测试产生方法。
3) data path
数据通路
1.
Structural design-for-testability of accumulation-based testing for DSP data path
DSP数据通路基于累加器测试的结构可测性设计
2.
This paper focuses on the key technology adopted in the data path of LionFS,which is an object-based cluster file system,including the direct data transmission mechanism and prefetch policy based on the access information of workload.
性能测试表明,采用预取技术后数据通路可以"并发流水",读带宽增长了70%,直接递送操作使读、写性能分别提高24%和28%。
3.
In this paper, the data path of a high performance reconfigurable DSP processor is introduced.
介绍了高性能定点可重构DSP处理器的数据通路设计。
4) data-path
数据通路
1.
Based on a memory and data schedule method as well as the method of data-path generation,this paper studies the effect of loop unrolling on the area,clock speed and throughput for sliding window operations.
文中基于一种存储、数据调度模型及其相应的数据通路生成技术,研究循环展开对滑动窗口应用的面积、时钟频率和吞吐率的影响。
2.
It is designed for data-path application.
设计研制了一款适用于数据通路的10万门容量的FPGA器件FDP100K(FDP:FPGA for Data-Path),其主要特点为:可编程逻辑单元结构不同于国际上已有的可编程逻辑单元结构,是一种新颖的基于查询表LUT和多路选择器MUX的混合结构;连线资源结构采用新颖的层次式布线结构,提供高度灵活的布线能力。
3.
When designing data-path of the microprocessor, it is a very important issue about how to design a highspeed and low power multiplier,especially the bit-width is very large (such as 32*32,54*54 and 64*64).
如何以合理的代价构造尽可能高速的低功耗的乘法器,尤其是位数较宽的乘法器(如32~*32,54~*54和64~*64等)是微处理器数据通路设计中极其重要的环节。
5) eight-bit character
八位数据字符
补充资料：八位
【八位】
（名数）圆教之位次也。法华之圆教，以六即为位次，而以分真即之位长，姑借别教之位，分其品秩。八位中前一位从法华经，后七位依璎珞经。
（名数）圆教之位次也。法华之圆教，以六即为位次，而以分真即之位长，姑借别教之位，分其品秩。八位中前一位从法华经，后七位依璎珞经。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条