1) storage,main
主储存器
2) main memory
主存储器
1.
This article introduced a way of interface design of main memory for Cache experiment on a traditional experiment packet of computer organization and architecture.
本文介绍了一种在传统计算机组成原理实验仪上,开设Cache实验时的主存储器的接口设计方法,并给出了电路和数据通路分析,最后进行了性能比较。
3) mainframe memory
主体存储器
4) RMM Read Mostly Memory
主读存储器
5) main internal memory
主存储器，内存储器
6) core memory
磁芯存储器，堆芯存储器，主存储器
补充资料：主存储器
存放指令和数据，并能由中央处理器直接随机存取的存储器，有时也称作操作存储器或初级存储器。主存储器的特点是速度比辅助存储器快，容量比高速缓冲存储器大。
主存储器是按地址存取信息的。一般用随机存储器作主存储器。存取数据的时间与数据所在存储单元的地址无关。主存储器工作时，首先由中央处理器将地址送至存储器的地址寄存器并译码，同时接收由中央处理器发出"读"或"写"命令。于是，存储器就按照地址译码器的输出确定相应的存储单元。如果是读命令，则将存储单元的代码读出并送往代码缓冲寄存器；如果是写命令,代码缓冲寄存器接收新代码,接着写入存储体（见图）。
主存储器的主要技术指标是存储容量、存取周期和取数时间。①存储容量：表示存储器可以容纳的信息量，常用存储多少个字(W)、千字(kW)、或者字节（B，一个字节为8位二进制代码）、千字节(kB)表示。这里k代表210，即1024。②存取周期：存储器完成一次完整的存取操作所需的全部时间，它是允许存储器进行连续存取操作的最短时间间隔。一般以微秒 (μs)或纳秒 (ns)为单位。③取数时间：存储器从接到读出命令到代码缓冲寄存器达到稳定所需的时间。
为了提高主存储器提供数据的速率，通常采用并行存储结构。并行存储结构有两种:一种是数据宽度大,以便同时并行读出多个字；另一种是多存储体交叉存取。在多存储体交叉存取工作方式中，将多个存储体的存储单元统一编号。如果主存储器有M个体，按"模M"方式编址，把相邻的地址单元按一定顺序分布在各个存储体中。这时，假定每个存储体的存取时间为T,则可以以T/M的最高频率按原顺序逐次启动各个存储体的存取操作，因而整个存储器存取数据的速率可提高M倍。M可以是2n(n=1，2，...)或素数。2n模存储器的地址转换简单，但在向量运算时因逐次均匀存取而易产生存取地址冲突，使速度降低。素数模存储器有利于解决存储器访问的冲突，但地址转换较复杂。为实现多存储体交叉存储，必须有一控制部件进行管理，由它将主存储体分配给读、写请求源使用,并控制主存储体工作,这个部件称为"访主存分配器"。访主存分配器有两种形式：一种是将访主存分配器分散安装在每一个存储模块中；另一种是各个存储模块共用一套访主存分配器，用分时控制的方式来管理各个存储模块并行工作。
参考书目
R.E.Matick, Computer Storage Systems and Technology,John Wiley & Sons,New York,1977.
主存储器是按地址存取信息的。一般用随机存储器作主存储器。存取数据的时间与数据所在存储单元的地址无关。主存储器工作时，首先由中央处理器将地址送至存储器的地址寄存器并译码，同时接收由中央处理器发出"读"或"写"命令。于是，存储器就按照地址译码器的输出确定相应的存储单元。如果是读命令，则将存储单元的代码读出并送往代码缓冲寄存器；如果是写命令,代码缓冲寄存器接收新代码,接着写入存储体（见图）。
主存储器的主要技术指标是存储容量、存取周期和取数时间。①存储容量：表示存储器可以容纳的信息量，常用存储多少个字(W)、千字(kW)、或者字节（B，一个字节为8位二进制代码）、千字节(kB)表示。这里k代表210，即1024。②存取周期：存储器完成一次完整的存取操作所需的全部时间，它是允许存储器进行连续存取操作的最短时间间隔。一般以微秒 (μs)或纳秒 (ns)为单位。③取数时间：存储器从接到读出命令到代码缓冲寄存器达到稳定所需的时间。
为了提高主存储器提供数据的速率，通常采用并行存储结构。并行存储结构有两种:一种是数据宽度大,以便同时并行读出多个字；另一种是多存储体交叉存取。在多存储体交叉存取工作方式中，将多个存储体的存储单元统一编号。如果主存储器有M个体，按"模M"方式编址，把相邻的地址单元按一定顺序分布在各个存储体中。这时，假定每个存储体的存取时间为T,则可以以T/M的最高频率按原顺序逐次启动各个存储体的存取操作，因而整个存储器存取数据的速率可提高M倍。M可以是2n(n=1，2，...)或素数。2n模存储器的地址转换简单，但在向量运算时因逐次均匀存取而易产生存取地址冲突，使速度降低。素数模存储器有利于解决存储器访问的冲突，但地址转换较复杂。为实现多存储体交叉存储，必须有一控制部件进行管理，由它将主存储体分配给读、写请求源使用,并控制主存储体工作,这个部件称为"访主存分配器"。访主存分配器有两种形式：一种是将访主存分配器分散安装在每一个存储模块中；另一种是各个存储模块共用一套访主存分配器，用分时控制的方式来管理各个存储模块并行工作。
参考书目
R.E.Matick, Computer Storage Systems and Technology,John Wiley & Sons,New York,1977.
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条