1) built-in self test
内建自我测试
2) BIST
内建自测试
1.
Design of Programmable Memory BIST for Embedded Dual Ports SRAM;
嵌入式双端口SRAM可编程内建自测试结构的设计
2.
Embedded Flash Memory BIST For System-on-a-Chip;
SoC嵌入式flash存储器的内建自测试设计
3.
An All-Digital BIST Scheme for the ADC Test;
全数字的模数转换器内建自测试方案
3) built-in self test
内建自测试
1.
Implementation of quadratic orthogonal demodulation and built-in self test
二次正交解调算法及内建自测试的实现
2.
Aiming at the mixed-signal circuit testing,an integrated built-in self test(BIST) architecture for testing on-chip high speed ADC was presented.
针对混合信号电路的测试问题,提出了一种内建自测试(BIST)结构,分析并给出了如何利用该结构来计算片上高速模数转换器(ADC)的静态参数。
3.
The built-in self test(BIST)method for IP core and the design method for test-oriented IP core are introduced.
介绍了用于IP核测试的内建自测试方法(BIST)和面向测试的IP核设计方法,指出基于IP核的系统芯片(SOC)的测试、验证以及相关性测试具有较大难度,传统的测试和验证方法均难以满足。
4) Build-in self-test
内建自测试
1.
The principle of the SRAM build-in self-test achieving and some advanced algorithms of march are analyzed in details and a typical design method of SRAM BIST is introduced by designing BIST circuits of 16k×32bit SRAM and is implemented on the Altera-EP1S25.
文中介绍了SRAM的典型故障类型和几种常用的测试方法,同时详细分析了嵌入式SRAM存储器内建自测试的实现原理以及几种改进的March算法,另外,以16k×32bitSRAM为例,给出了SRAM内建自测试的一种典型实现,并在Altera-EP1S25上实现。
2.
As a new method of design for testability build-in self-test can prominently improve the testability of the circuits.
内建自测试作为一种新的可测性设计方法,能显著提高电路的可测性。
5) built-in self-test
内建自测试
1.
The Research on Low Power Built-in Self-test Design;
低功耗内建自测试设计方法研究
2.
Study on Built-In Self-Test Methodology for Fault Diagnosis of Mixed-Signal Circuits;
混合信号电路故障诊断的内建自测试（BIST）方法研究
3.
A low power test approach for test or built-in self-test based on arithmetic additive generator is proposed in this paper.
本文提出了一种基于算术加法生成器的测试或内建自测试的低功耗测试方法。
6) built-in self-test(BIST)
内建自测试
1.
To reduce the storage volume of the test data during the built-in self-test(BIST),a new BIST technique based on two dimensional compression of test data is presented.
为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。
2.
This method can be applied in the mixed-signal circuits test and in the Built-In Self-Test(BIST).
利用伪随机序列作为测试激励,通过计算输入输出的互相关函数得到K维特征空间,在特征空间的基础上进行分析,判别电路有无故障,实验证明该方法简单可行,且提高了测试的效率和正确性,适用于模拟及混合信号测试,适用于混合信号电路的内建自测试(BIST)。
3.
The advantagesand means of built-in self-test(BIST) are exhaustively discussed.
分析了数字VLSI电路的传统测试手段及其存在问题,通过对比的方法,讨论了内建自测试(BIST)技术及其优点,简介了多芯片组件(MCM)内建自测试的目标、设计和测试方案。
补充资料：测试结果可接受性的检查和最终测试结果的确定
测试结果可接受性的检查和最终测试结果的确定
check of the acceptability of test results and determination of the final test result
C凡(3)二3.3d，时，取此3个结果的平均值作为最终侧试结果;否则取它们的中位数作为最终测试结果。。，为重复性标准差(即在重复性条件下所得侧试结果的标准差)。 在口田T 11792一1989中还对重复性和再现性条件下所得侧试结果可接受性的检查方法和最终测试结果的确定做了详细讨论和规定。(马毅林)ceshi 11叩uo kejieshCxjxing d6 iiancha he zuizhong ceshi】i闪旧de que心ing测试结果可接受性的检查和最终测试结果的确定(checkof山eac，ptability of test，ults助ddsterminationofthefi耐testresult)在商品检验中进行一次测试的情形不多见，当得到一个测试结果时，所得结果不可能直接与给定的重复性标准差作可接受性的检查。对测试结果的准确性有任何疑问时都应再进行一次测试。所以，对两个测试结果进行可接受性的检查是一般的情况。 可接受性的检查，实际上是一种统计检验。任何两个测试结果只要能通过可接受性的统计检验即可认为是一致的，均可接受。比如，在重复性条件下，所得结果之差的绝对值(下称绝对差)不超过相应的重复性限r(见重复性和再现性)的值，则认为两个结果是一致的，均可接受;如果两个侧试结果的绝对差超过r，则认为它们是不一致的，必须增加测试。 按国家标准《测试方法的精密度在重复性或再现性条件下所得测试结果可接受性的检查和最终测试结果的确定》(GBIT 1 1792一1989)，在重复性条件下，如果两个测试结果的绝对差不超过r的值，可取两个侧试结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较低，须再做两次测试。当4个结果的极差(即其中的最大值与最小值之差)不超过相应的临界极差c，瓜(4)二3.6a，时，取4个结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较高时，只须再作一次测试。当3个结果的极差不超过相应的临界极差
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条