1) phase-locked loop
锁相环，锁相回路
2) phase lock loop
相锁回路
3) phase locked loop
锁相环锁相环路
4) phase locked loop
锁相环路
1.
An example of the phase locked loop applied in the phase adjusting trigger was given in this paper.
锁相环路是完成两个电信号相位同步的反馈控制系统,适宜于变流装置的同步触发电路之中。
2.
The basic principle of using phase locked loop technique to realize the design and analysis of program controlled frequency syntheses was introduced.
本文简要地叙述了应用锁相环路实现信号合成的基本原理。
3.
Pulse width modulation and phase locked loop are adopted to reduce the complexity of clock recovery circuits.
采用PWM(脉宽调制)技术和PLL(锁相环路)结构,降低了CRC(时钟恢复电路)的复杂程度。
5) Phase-locked loop
锁相环路
1.
The standarded frequency is formed by the Single-chip computer setting an setting value to timing counter, and the phase-locked loop produces diffrents frequencies discreted for output.
叙述了由单片机、定时计数器 82 5 3-5及单片集成锁相环路组成的可程控频率合成技术 ,而标频可经单片机设定预置值给定时器T1 而形成 ,并经锁相环路产生各种离散的频率输出。
6) PLL
锁相环路
1.
Special PLL used in target RF simulation of the radio detonator;
引信目标射频仿真中的特殊锁相环路
2.
PLL Design in Digital Receiver for Nonbalanced BPSK Modulation and Realize on FPGA;
非平衡BPSK调制数字接收机锁相环路设计及其FPGA实现
3.
This paper introduces the application of PLL frequency synthesizer, its total plan of single-chip microcomputer control,design of the main circuits, programming, adjuste-ment, measurement results and improvement.
介绍了锁相环路频率合成器的应用、由单片机控制的大规模集成锁相环频率合成器总体方案、主要电路的设计与编程、调测结果及其改进。
补充资料：锁相环
| 锁相环 phase-locked loop 能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差 ，并输出误差电压Ud 。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除 ，形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率f。拉向环路输入信号频率fi ，当二者相等时，环路被锁定 ，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条