1) complementary push-pull circuit
互补推挽电路
2) pure complementary pushpull circuit
纯互补推挽电路
3) Complementary push-pull power amplifier
互补推挽功放电路
4) push pull circuit
推挽电路
5) push-pull
[英]['puʃ'pul] [美]['pʊʃ'pʊl]
推挽;推挽电路
6) Push-pull Circuits
推挽式电路
1.
Simulation Study on a Sort of Fault Diagnosis Method of Push-pull Circuits;
一种推挽式电路故障诊断方法的仿真研究
补充资料:互补金属-氧化物-半导体集成电路
基本单元电路反相器由N沟道和P沟道 MOS场效应晶体管对管(见P沟道金属-氧化物-半导体集成电路和N沟道金属-氧化物-半导体集成电路)构成,以推挽形式工作,能实现一定逻辑功能的集成电路,简称CMOS。单元电路如图1。CMOS电路的特点是:①静态功耗低,每门功耗为纳瓦级;②逻辑摆幅大,近似等于电源电压;③抗干扰能力强,直流噪声容限达逻辑摆幅的35%左右;④可在较广泛的电源电压范围内工作,便于与其他电路接口;⑤速度快,门延迟时间达纳秒级;⑥在模拟电路中应用,其性能比NMOS电路好;⑦与NMOS电路相比,集成度稍低;⑧有"自锁效应",影响电路正常工作。
根据工艺的不同,CMOS电路可分为二类:①体硅CMOS电路已由初期的铝栅隔离环工艺发展成为硅栅等平面氧化物隔离工艺(见隔离技术);②蓝宝石上外延硅CMOS电路,与体硅工艺相比,具有结电容和寄生电容小、功耗低、传输延迟小、封装密度高、抗辐射力强、无自锁效应和设计灵活等优点,但也有寄生边缘漏电和背沟道漏电、迁移率低、悬浮衬底引起的电荷存储效应等缺点。图2为上述两种CMOS电路结构示意图。
高性能CMOS电路(见高性能金属-氧化物-半导体集成电路)是CMOS电路和NMOS电路相结合的电路形式,在P型硅衬底上制作N阱的CMOS电路,可与NMOS电路在同一芯片上实现兼容,从而获得高集成度和低功耗。这为超大规模集成电路降低功耗提供了有效途径。
参考书目
史常忻:《CMOS集成电路》,江苏科学技术出版社,南京,1979。
根据工艺的不同,CMOS电路可分为二类:①体硅CMOS电路已由初期的铝栅隔离环工艺发展成为硅栅等平面氧化物隔离工艺(见隔离技术);②蓝宝石上外延硅CMOS电路,与体硅工艺相比,具有结电容和寄生电容小、功耗低、传输延迟小、封装密度高、抗辐射力强、无自锁效应和设计灵活等优点,但也有寄生边缘漏电和背沟道漏电、迁移率低、悬浮衬底引起的电荷存储效应等缺点。图2为上述两种CMOS电路结构示意图。
高性能CMOS电路(见高性能金属-氧化物-半导体集成电路)是CMOS电路和NMOS电路相结合的电路形式,在P型硅衬底上制作N阱的CMOS电路,可与NMOS电路在同一芯片上实现兼容,从而获得高集成度和低功耗。这为超大规模集成电路降低功耗提供了有效途径。
参考书目
史常忻:《CMOS集成电路》,江苏科学技术出版社,南京,1979。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条