1) check,design rule (DRC)
设计检测规则
2) design rule checking
设计规则检查
1.
A new design rule checking approach based on scan line algorithm for IC layout was proposed.
提出一种新的基于扫描线算法的ＩＣ版图几何设计规则检查方法。
2.
A new hierarchical design rule checking approach for hierarchical IC layout was proposed.
：针对层次式设计的集成电路版图，提出一种分级式的版图设计规则检查算法。
3) design rule check (DRC)
设计检验规则
4) detection rules
检测规则
1.
The algorithm includes data preconditioning,data discretization,attribute reduction,production of detection rules,an.
对收集到的入侵数据进行预处理、数据离散化,属性约简,并依据生成的检测规则来分析入侵数据。
2.
This paper gives the description and analysis of the detection rules,describes pattern-matching,a traditional network packet analysis technology,puts forward improved detection engine key technologies——BMH matching algorithms,and demonstrates the BMH matching algorithm simulation.
对DNIDS中的检测规则进行了描述和解析,阐述了模式匹配这种传统的网络数据包分析技术,提出了改进了的检测引擎关键技术——BMH匹配算法,并对BMH匹配算法进行了程序模拟演示。
5) detection rule
检测规则
1.
The completeness and correctness of detection rule set are key points to enhance the real-time detection rate of the feature interaction manager(FIM).
完备和正确的检测规则是业务冲突管理器在线检测冲突时提高检测率的关键。
2.
A new detection rule is presented by analyzing face predigest models usually used in painting face.
通过对人脸简化模型的分析,扩充了原有的粗检测规则;为了进一步加快检测速度,采用了先利用知识后利用独立成分分析的两级检测步骤,且在粗检测中采用了几何广义投影法,取得了良好的效果,同时利用最大类间方差法实现了阈值的自适应选择。
3.
In this framework, the intrusion behavior, phases and effects are quantized to generate the more efficient detection rules in A-Box, and to descript these rules by expanding CISL in CIDF.
CIDF框架给出了不同入侵检测系统间数据共享与通信问题的一个解决方法 ,它将入侵行为、阶段特征、入侵的后果影响量化 ,构造在A -Box中使用的新的检测规则 ,在此基础上对CISL进行扩充以描述这类规则。
6) rule detection
规则检测
补充资料：集成电路版图设计规则
集成电路版图设计规则的作用是保证电路性能，易于在工艺中实现，并能取得较高的成品率。版图设计规则通常包括两个主要方面：①规定图形和图形间距的最小容许尺寸；②规定各分版间的最大允许套刻偏差。
集成电路制作中，各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10块分版。每一块分版是一组专门设计的图形的集合，整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计，是把电路的元件、器件和互连线图形化，用它来控制制备工艺，使集成电路获得预期的性能、功能和效果。例如，增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是：
有源区条宽与间距
6μm/6μm
多晶硅条宽与间距
8μm/6μm
接触孔尺寸
6μm×6μm
铝连线条宽与间距
6μm/6μm
多晶硅-有源区套刻量(ɑ)
2μm
多晶硅出头长度(b)
4μm
接触孔-有源区套刻量(c)
2μm
接触孔-有源区上多晶硅套刻量(d) 4μm
接触孔-隔离区上多晶硅套刻量(e) 2μm
铝连线-接触孔套刻量(f)
2μm
不同类型的集成电路所需要的分版数不同，具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平（如工艺加工中,图形尺寸侧向变化量和控制）；②避免寄生效应对集成电路的功能与电学性能的有害影响。
通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量，是集成电路工艺技术水平的一种标志。
集成电路制作中，各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10块分版。每一块分版是一组专门设计的图形的集合，整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计，是把电路的元件、器件和互连线图形化，用它来控制制备工艺，使集成电路获得预期的性能、功能和效果。例如，增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是：
有源区条宽与间距
6μm/6μm
多晶硅条宽与间距
8μm/6μm
接触孔尺寸
6μm×6μm
铝连线条宽与间距
6μm/6μm
多晶硅-有源区套刻量(ɑ)
2μm
多晶硅出头长度(b)
4μm
接触孔-有源区套刻量(c)
2μm
接触孔-有源区上多晶硅套刻量(d) 4μm
接触孔-隔离区上多晶硅套刻量(e) 2μm
铝连线-接触孔套刻量(f)
2μm
不同类型的集成电路所需要的分版数不同，具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平（如工艺加工中,图形尺寸侧向变化量和控制）；②避免寄生效应对集成电路的功能与电学性能的有害影响。
通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量，是集成电路工艺技术水平的一种标志。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条