pn结的空间电荷区中，存在由n边指向p边的自建电场。因此，自然形成n区高于p区的电势差Vd。相应的电子势能之差即能带的弯曲量qVd称为pn结的势垒高度。pn结的p区和n区的多数载流子运动时必须越过势垒才能到达对方区域，载流子的能量低于势垒高度，就被势垒阻挡而不能前进，这个垫垒叫做pn结势垒。pn结的势垒高度与两边半导体中的杂质浓度及其分布、温度以及半导体材料的禁带宽度Eg有关。除pn结势垒外，还有金属与半导体接触的接触势垒（肖特基势垒）、半导体表面形成的表面势垒等。势垒高度受外加电场的影响，当外加电场削弱势垒区中电场时，势垒降低，载流子容易通过；外加电场加强势垒区的电场时，势垒高度升高，载流子不易通过。利用pn结势垒这一特性可制成整流、检波等多种半导体器件。