1) adder tree multiplication
加法器树形乘法
2) adder tree multiplication
用加法器树形的乘法
3) add-tree function
加法树乘法器
1.
In the design of FIR based on FPGA,in order to increase FIR processing speed ,this paper brings a new method that use add-tree function and linear phase, and the implementation was simulated through FPGA software QuartusII which was produced by Altera Ltd.
在基于FPGA的对称型FIR数字滤波器设计中,为了提高速度和运行效率,提出了使用线性相位结构和加法树乘法器的方法,并利用Altera公司的FPGA开发软件QuartusII进行仿真实现。
4) tree multiplier
树型乘法器
1.
The design of a new tree multiplier;
一种新的树型乘法器的设计
5) weighting mu ltiplier
加权乘法器
6) multiplier-accumulator
乘法-累加器
1.
This architecture applies multiplier-accumulator based on the distributed algorithm and the pipeline technique,dismisses the multiplication.
针对IDCT运算复杂的特点,提出了一种在FPGA平台上实现快速IDCT算法的结构,采用Loeffler等人的算法,该结构运用基于分配算法(DA)的乘法-累加器(MAC)结构以及流水线技术,消除了乘法运算。
补充资料：加权加法器
分子式：
CAS号：
性质：在对某一量值的多组测量中，考虑到每组测量结果的“权”后，计算出这一列测量结果总和的装置称加权加法器。“加权”是对测量值进行变换的一种方法。它的：目的是要突出测量值中的某些部分，抑制测量值中的另一些部分。实现的方法是将测量值中不同组成部分乘以不同的比例因子。
CAS号：
性质：在对某一量值的多组测量中，考虑到每组测量结果的“权”后，计算出这一列测量结果总和的装置称加权加法器。“加权”是对测量值进行变换的一种方法。它的：目的是要突出测量值中的某些部分，抑制测量值中的另一些部分。实现的方法是将测量值中不同组成部分乘以不同的比例因子。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条