1) parallel binary accumulator
并行二进制累加器
2) binary parallel adder
二进制并行加法器
1.
A fast 64bit binary parallel adder for high performance microprocessors and DSP processors is presented.
介绍了一个用于高性能的微处理器和 DSP处理器的快速 6 4位二进制并行加法器 。
3) binary accumulator
二进制累加器
4) parallel decimal accumulator
并行十进位累加器
5) parallel accumulator
并行累加器
6) binary accumulator
二进位累加器;二进制累加器
补充资料：加权加法器
分子式：
CAS号：
性质：在对某一量值的多组测量中，考虑到每组测量结果的“权”后，计算出这一列测量结果总和的装置称加权加法器。“加权”是对测量值进行变换的一种方法。它的：目的是要突出测量值中的某些部分，抑制测量值中的另一些部分。实现的方法是将测量值中不同组成部分乘以不同的比例因子。
CAS号：
性质：在对某一量值的多组测量中，考虑到每组测量结果的“权”后，计算出这一列测量结果总和的装置称加权加法器。“加权”是对测量值进行变换的一种方法。它的：目的是要突出测量值中的某些部分，抑制测量值中的另一些部分。实现的方法是将测量值中不同组成部分乘以不同的比例因子。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条