1) emitter region
发射极区
2) thin emitter(region)
薄发射极(区)
3) cathode emission area
阴极发射区
4) emitter contact area
发射极接触区
5) emitter
[英][i'mitə] [美][ɪ'mɪtɚ]
发射极，射极
补充资料：发射极功能逻辑电路
以"与"门输入和"或"门输出的非饱和型逻辑电路,简称EFL电路。它无"非"门的功能。其基本单元电路由两部分组成：由共基极工作方式的多发射极晶体管与上拉电阻Rc、下拉电阻Re构成输入级；由多发射极晶体管构成射极跟随器输出级(见图)。这种逻辑电路出现于70年代。在发射极功能逻辑电路中，共基极方式工作的输入晶体管的集电极 G点的电位与发射极输入端的逻辑关系为G＝A·B,发射极跟随器不改变其逻辑关系，而发射极跟随器发射极输出的"线"功能可实现"或"逻辑。因此，图中电路的输入、输出有如下逻辑关系
O1＝A·B＋C
O2＝A·B＋D
发射极功能逻辑同发射极耦合逻辑相同，典型的逻辑摆幅值为0.8伏,逻辑高电平为-0.8伏，逻辑低电平为-1.6伏，而参考电压Ub为-0.4伏。发射极功能逻辑电路是由发射极耦合逻辑电路改进而成。发射极耦合逻辑电路同相集电极构成"与"功能，射极跟随器的发射极输出能形成"或"功能，并只取发射极耦合逻辑电路的同相输出部分。
在发射极功能逻辑基本单元电路中，输入级和输出级除共基和共集两只多发射极晶体管外，不包括任何反相器，这就保证了电路的高速度和良好的频率特性。
然而，发射极功能逻辑电路没有"非"的功能是一大缺点，因而应用受到限制。同时,由于Ub＝-0.4伏,输入晶体管集电结有0.4伏正偏,只有逻辑幅度和集电极串联电阻受到限制，才能保证输入晶体管集电极正偏不至于恶化到影响正常工作。
发射极功能逻辑电路是在发射极耦合逻辑电路基础上的简化电路，它在大规模集成电路中作为内部单元电路和在与发射极耦合逻辑电路配合时，以构成各种组合门方面显示出速度快、结构简单、功耗小和功能灵活等优点。
参考书目
复旦大学微电子教研组编:《集成电路设计原理》,人民教育出版社出版，北京，1978。
O1＝A·B＋C
O2＝A·B＋D
发射极功能逻辑同发射极耦合逻辑相同，典型的逻辑摆幅值为0.8伏,逻辑高电平为-0.8伏，逻辑低电平为-1.6伏，而参考电压Ub为-0.4伏。发射极功能逻辑电路是由发射极耦合逻辑电路改进而成。发射极耦合逻辑电路同相集电极构成"与"功能，射极跟随器的发射极输出能形成"或"功能，并只取发射极耦合逻辑电路的同相输出部分。
在发射极功能逻辑基本单元电路中，输入级和输出级除共基和共集两只多发射极晶体管外，不包括任何反相器，这就保证了电路的高速度和良好的频率特性。
然而，发射极功能逻辑电路没有"非"的功能是一大缺点，因而应用受到限制。同时,由于Ub＝-0.4伏,输入晶体管集电结有0.4伏正偏,只有逻辑幅度和集电极串联电阻受到限制，才能保证输入晶体管集电极正偏不至于恶化到影响正常工作。
发射极功能逻辑电路是在发射极耦合逻辑电路基础上的简化电路，它在大规模集成电路中作为内部单元电路和在与发射极耦合逻辑电路配合时，以构成各种组合门方面显示出速度快、结构简单、功耗小和功能灵活等优点。
参考书目
复旦大学微电子教研组编:《集成电路设计原理》,人民教育出版社出版，北京，1978。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条