1) clock circuit
钟脉冲电路
2) clock circuit
同步脉冲电路，时钟脉冲电路
3) clock pulse circuit
时钟脉冲电路;节拍脉冲电路
4) Clock pulse produce circuit
时钟脉冲产生电路
5) pulse type electric clock
脉冲式电钟
6) pulse circuit
脉冲电路
1.
Research on multivalued pulse circuits based on Schmitt circuits.;
基于施密特电路的多值脉冲电路研究
2.
Directing towards the urgent need of the task of electric quantity collection in a power plant, a new type of pulse circuit reliable is developed, which has solved and overcome some deficiencies, or faults existing previously in the same sort of products made in internal country.
针对发电厂采集电量任务的迫切需要，研制一种新型可靠的脉冲电路，解决了以往国内同类产品存在的缺陷，具有极大的应用与推广价
补充资料：脉冲延时电路
能使脉冲信号延迟一定时间的电路。延迟脉冲信号的办法很多，除了可用电子电路实现之外，电缆、仿真线、超声延迟线和电荷耦合器件等也都可以用来延迟脉冲信号。
电缆延迟线的特点是频带宽，输出波形失真小；缺点是延迟时间不能太长，而且也不易调节。利用电感器和电容器构成的仿真线可以代替电缆作为延时电路，延迟时间可以较长，但设计和制作比较困难。超声延迟线体积较小，但频带较窄，也不易调整。
在很多实际应用中，延时电路往往并不真正将输入脉冲信号本身延时，而只是经过所需的一段时间之后产生另一个新的脉冲信号作为延时后的输出脉冲。这种延时电路广泛应用于雷达、通信和各种控制系统的定时装置，可利用各种脉冲电路来实现。常用的有锯齿波延时电路和移位寄存器延时电路。
锯齿波延时电路 图1为这种电路的原理框图和波形。电路工作时，输入脉冲Ui的前沿启动锯齿电压发生器，使它在某个初始电压UB的基础上产生一个随时间增长的锯齿形电压UC。电压比较器对UC和某个给定的电压UT(门限电压)相比较。当两者相等时，比较器即产生一脉冲信号UO作为输出。可以看出UO比Ui延迟了一段时间τ，其值取决于锯齿波的斜率以及门限电压UT和初始电压UB间的差值。改变它们即可改变延时的大小。这种电路的优点是结构简单，容易实现连续可变的延时。缺点是稳定性较差，最大延时值不得超过输入脉冲间的间隔。
移位寄存器延时电路 图2是由 4级移位寄存器构成的延时电路。D为输入端,D为输出端。时钟信号一般为周期性脉冲。移位寄存器的作用是每出现一次时钟脉冲便将本级输入端（也是前一级输出端）的信号移入本级。这样,输入给图2电路的信号将经过 4个时钟周期后才出现在输出端上,从而实现4倍于时钟周期的延时。改变移位寄存器的级数即可改变延时值。这种电路的延时值可以做得很稳定，且可大于信号周期，也便于实现集成化。缺点是延时值只能是时钟信号周期的整数倍。这种延时电路广泛应用于各种数字信号处理系统。因为在这些系统中，信号常是从某个时钟信号衍生出来的，所需的延时值也往往是时钟周期的整数倍。
电缆延迟线的特点是频带宽，输出波形失真小；缺点是延迟时间不能太长，而且也不易调节。利用电感器和电容器构成的仿真线可以代替电缆作为延时电路，延迟时间可以较长，但设计和制作比较困难。超声延迟线体积较小，但频带较窄，也不易调整。
在很多实际应用中，延时电路往往并不真正将输入脉冲信号本身延时，而只是经过所需的一段时间之后产生另一个新的脉冲信号作为延时后的输出脉冲。这种延时电路广泛应用于雷达、通信和各种控制系统的定时装置，可利用各种脉冲电路来实现。常用的有锯齿波延时电路和移位寄存器延时电路。
锯齿波延时电路 图1为这种电路的原理框图和波形。电路工作时，输入脉冲Ui的前沿启动锯齿电压发生器，使它在某个初始电压UB的基础上产生一个随时间增长的锯齿形电压UC。电压比较器对UC和某个给定的电压UT(门限电压)相比较。当两者相等时，比较器即产生一脉冲信号UO作为输出。可以看出UO比Ui延迟了一段时间τ，其值取决于锯齿波的斜率以及门限电压UT和初始电压UB间的差值。改变它们即可改变延时的大小。这种电路的优点是结构简单，容易实现连续可变的延时。缺点是稳定性较差，最大延时值不得超过输入脉冲间的间隔。
移位寄存器延时电路 图2是由 4级移位寄存器构成的延时电路。D为输入端,D为输出端。时钟信号一般为周期性脉冲。移位寄存器的作用是每出现一次时钟脉冲便将本级输入端（也是前一级输出端）的信号移入本级。这样,输入给图2电路的信号将经过 4个时钟周期后才出现在输出端上,从而实现4倍于时钟周期的延时。改变移位寄存器的级数即可改变延时值。这种电路的延时值可以做得很稳定，且可大于信号周期，也便于实现集成化。缺点是延时值只能是时钟信号周期的整数倍。这种延时电路广泛应用于各种数字信号处理系统。因为在这些系统中，信号常是从某个时钟信号衍生出来的，所需的延时值也往往是时钟周期的整数倍。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条