1) memory timing generator
内存时序发生器
2) Timing Generator
时序发生器
1.
The architecture of the Linear CCD Timing Generator was analyzed.
系统使用单片机作为控制单元,使用在系统可编程器件设计了CCD的时序发生器,使用模数转换器AD9243和FIFO缓存器构成高速数据采集系统。
3) memory timing generator
存储时标发生器
4) synthesized sequence generator
综合时序发生器
5) Driving schedule generator
驱动时序发生器
1.
Design on driving schedule generator for high-speed CCD camera driving and its achievement based on CPLD technology;
高速CCD摄像机驱动时序发生器的设计及基于CPLD技术的实现
2.
Design of driving schedule generator for area array CCD based on CPLD;
基于CPLD的面阵CCD驱动时序发生器设计
3.
Driving schedule generator is described with VHDL.
在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上,设计了可调帧频和曝光时间的空间面阵CCD相机驱动时序发生器及其硬件电路。
6) Sequential pulse generator
时序脉冲发生器
补充资料：时序控制器
分子式：
CAS号：
性质：设定点或参比信号自动按预定时间表给定的控制器。
CAS号：
性质：设定点或参比信号自动按预定时间表给定的控制器。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条