1) shared main storage multiprocessing
共享主存储器多道处理
2) shared memory multiprocessor
共享内存多处理器
3) share memory
共享存储器
1.
For solving this problem,the paper introduces a ultimate and design method to build share memory circuit with the using of gene.
共享存储器电路大多应用于对实时性要求较强的项目中,作为多机系统数据交换的技术手段,它具有存取速度快、数据容量大、接口电路简单等优点,但也存在价格较贵、采购较难、质量难以保证等缺点。
4) Shared memory
共享存储器
1.
Mutual exclusion model under shared memory MPSOC
基于共享存储器多处理器片上系统的互斥模型
2.
The data acquisition subsystem based on AT89C51 acquires multichannel acoustic signal synchronistically and stores digital signals in the shared memory.
基于单片机 AT89C51的数据采集子系统完成对多路声信号的同步采集 ,并把数字信号保存到片外共享存储器中。
3.
In this paper, a new parallel algorithm for XML queries is proposed, which largely improve the efficiency of XML query processing in shared memory multiprocessor and multicore processor computer system.
本文提出了一种XML查询的并行算法,大幅提高了共享存储器多处理器、多核心处理器系统中XML数据的查询效率。
5) Sharing Memory
共享存储器
1.
An improved SIMD architecture with multiple instruction control and a sharing memory is presented, which will be able to implement many kinds of image processing algorithms.
通过分析低层图像处理算法特点，指出标准ＳＩＭＤ结构不能完成某些低层图像处理算法的数据综合任务，提出的改进型ＳＩＭＤ结构增加了多指令控制、共享存储器单元，能执行更多种类图像处理算法，讨论了图像在ＳＩＭＤ结构计算机上的一维、二维分块方法，结果表明一维图像分块在互连网络硬件量、算法执行速度两方面更具优越性。
6) shared buffer
共享存储器
1.
Performance analysis of shared buffer ATM switches under non-uniform traffic;
非均匀业务下共享存储器型ATM交换机性能评价
2.
In this paper,the priority control method,called "Hot Spot Push Out" (HSPO),is used for analyzing the performance of shared buffer ATM switches under a non uniform traffic.
本文对非均匀业务下共享存储器ATM交换机采用热点推出 (HSPO)优先级控制策略方案建立了系统模型 。
补充资料：主存储器
存放指令和数据，并能由中央处理器直接随机存取的存储器，有时也称作操作存储器或初级存储器。主存储器的特点是速度比辅助存储器快，容量比高速缓冲存储器大。
主存储器是按地址存取信息的。一般用随机存储器作主存储器。存取数据的时间与数据所在存储单元的地址无关。主存储器工作时，首先由中央处理器将地址送至存储器的地址寄存器并译码，同时接收由中央处理器发出"读"或"写"命令。于是，存储器就按照地址译码器的输出确定相应的存储单元。如果是读命令，则将存储单元的代码读出并送往代码缓冲寄存器；如果是写命令,代码缓冲寄存器接收新代码,接着写入存储体（见图）。
主存储器的主要技术指标是存储容量、存取周期和取数时间。①存储容量：表示存储器可以容纳的信息量，常用存储多少个字(W)、千字(kW)、或者字节（B，一个字节为8位二进制代码）、千字节(kB)表示。这里k代表210，即1024。②存取周期：存储器完成一次完整的存取操作所需的全部时间，它是允许存储器进行连续存取操作的最短时间间隔。一般以微秒 (μs)或纳秒 (ns)为单位。③取数时间：存储器从接到读出命令到代码缓冲寄存器达到稳定所需的时间。
为了提高主存储器提供数据的速率，通常采用并行存储结构。并行存储结构有两种:一种是数据宽度大,以便同时并行读出多个字；另一种是多存储体交叉存取。在多存储体交叉存取工作方式中，将多个存储体的存储单元统一编号。如果主存储器有M个体，按"模M"方式编址，把相邻的地址单元按一定顺序分布在各个存储体中。这时，假定每个存储体的存取时间为T,则可以以T/M的最高频率按原顺序逐次启动各个存储体的存取操作，因而整个存储器存取数据的速率可提高M倍。M可以是2n(n=1，2，...)或素数。2n模存储器的地址转换简单，但在向量运算时因逐次均匀存取而易产生存取地址冲突，使速度降低。素数模存储器有利于解决存储器访问的冲突，但地址转换较复杂。为实现多存储体交叉存储，必须有一控制部件进行管理，由它将主存储体分配给读、写请求源使用,并控制主存储体工作,这个部件称为"访主存分配器"。访主存分配器有两种形式：一种是将访主存分配器分散安装在每一个存储模块中；另一种是各个存储模块共用一套访主存分配器，用分时控制的方式来管理各个存储模块并行工作。
参考书目
R.E.Matick, Computer Storage Systems and Technology,John Wiley & Sons,New York,1977.
主存储器是按地址存取信息的。一般用随机存储器作主存储器。存取数据的时间与数据所在存储单元的地址无关。主存储器工作时，首先由中央处理器将地址送至存储器的地址寄存器并译码，同时接收由中央处理器发出"读"或"写"命令。于是，存储器就按照地址译码器的输出确定相应的存储单元。如果是读命令，则将存储单元的代码读出并送往代码缓冲寄存器；如果是写命令,代码缓冲寄存器接收新代码,接着写入存储体（见图）。
主存储器的主要技术指标是存储容量、存取周期和取数时间。①存储容量：表示存储器可以容纳的信息量，常用存储多少个字(W)、千字(kW)、或者字节（B，一个字节为8位二进制代码）、千字节(kB)表示。这里k代表210，即1024。②存取周期：存储器完成一次完整的存取操作所需的全部时间，它是允许存储器进行连续存取操作的最短时间间隔。一般以微秒 (μs)或纳秒 (ns)为单位。③取数时间：存储器从接到读出命令到代码缓冲寄存器达到稳定所需的时间。
为了提高主存储器提供数据的速率，通常采用并行存储结构。并行存储结构有两种:一种是数据宽度大,以便同时并行读出多个字；另一种是多存储体交叉存取。在多存储体交叉存取工作方式中，将多个存储体的存储单元统一编号。如果主存储器有M个体，按"模M"方式编址，把相邻的地址单元按一定顺序分布在各个存储体中。这时，假定每个存储体的存取时间为T,则可以以T/M的最高频率按原顺序逐次启动各个存储体的存取操作，因而整个存储器存取数据的速率可提高M倍。M可以是2n(n=1，2，...)或素数。2n模存储器的地址转换简单，但在向量运算时因逐次均匀存取而易产生存取地址冲突，使速度降低。素数模存储器有利于解决存储器访问的冲突，但地址转换较复杂。为实现多存储体交叉存储，必须有一控制部件进行管理，由它将主存储体分配给读、写请求源使用,并控制主存储体工作,这个部件称为"访主存分配器"。访主存分配器有两种形式：一种是将访主存分配器分散安装在每一个存储模块中；另一种是各个存储模块共用一套访主存分配器，用分时控制的方式来管理各个存储模块并行工作。
参考书目
R.E.Matick, Computer Storage Systems and Technology,John Wiley & Sons,New York,1977.
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条