1) intrinsic gate capacitance
本征栅电容
2) intrinsic collector capacitance
本征集电极电容
3) intrinsic emitter capacitance
本征发射极电容
4) body drain-gate capacitor
漏栅电容
5) gate capacitance
栅电容
1.
Modeling of reduced gate capacitance of MOSFETs accounting for quantum effects;
考虑量子化效应的MOSFET栅电容减小模型
2.
The influence on threshold voltage and gate capacitance of MOSFETs due to quantum effects;
量子效应对MOSFETs阈值电压和栅电容的影响
3.
The paper presents the equivalent model and components of gate resistance Rg and gate capacitance Cgs of DMOSFET, the C-V curve of metal insulator semiconductor structure and testing methods and equipments of gate resistance Rg.
讲述了双扩散型MOSFET栅电阻Rg和栅电容Cgs的等效模型和构成,介绍了金属绝缘半导体结构C-V曲线及栅电阻Rg的测试方法和设备。
6) gate-drain capacitance
栅漏电容
1.
A buried-oxide trench-gate bipolar-mode JFET(BTB-JFET)with an oxide layer buried under the gate region to reduce the gate-drain capacitance Cgd is proposed.
提出了埋氧沟槽栅双极模式JFET(BTB-JFET),其在栅极区域下面添加埋氧以减小栅漏电容Cgd。
2.
It is shown that neglecting the gate-drain capacitance of the MOSFET would lead to an overestimation of the optimum device width in the CMOS source degenerated LNA.
本文证明了在CMOS源端degeneration结构的低噪声放大器中，忽略场效应管的栅漏电容将造成对放大管的最优栅宽估计过大。
3.
Simulation results show that the gate-drain capacitance CGD of normally-on BTB-JFET has an improvement up to 25% than that of TB-JFET at zero source-drain bias.
仿真中借鉴现有的高性能T-MOSFET的结构尺寸,并采用了感性负载电路对器件进行静态以及混合模式的电特性仿真,结果表明,常开型BTB-JFET与TB-JFET相比,零偏压时栅漏电容CGD减小25%;当工作频率为1MHz和2MHz时常开型TB-JFET与T-MOSFET相比总功耗分别降低了14%和19%,而常开型BTB-JFET较TB-JFET的总功耗又进一步降低了6%。
补充资料：本征函数和本征值
算符弲作用于函数f(r)上, 得出另一个函数。若算符弲作用于一些特定的函数Ui(r)上(i=1，2，...)结果等于一常量乘同一函数，即,
则常数Fi称为算符弲的本征值,ui(V)称为属于这个本征值的本征函数。上式称为算符弲的本征值方程。
在量子力学中，一个力学量所可能取的数值，就是它的算符的全部本征值。本征函数所描写的状态称为这个算符的本征态。在自己的本征态中，这个力学量取确定值，即这个本征态所属的本征值。
则常数Fi称为算符弲的本征值,ui(V)称为属于这个本征值的本征函数。上式称为算符弲的本征值方程。
在量子力学中，一个力学量所可能取的数值，就是它的算符的全部本征值。本征函数所描写的状态称为这个算符的本征态。在自己的本征态中，这个力学量取确定值，即这个本征态所属的本征值。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条