1) digital phase-locked frequency synthesizer
数字锁相频率合成
1.
Recuring to the idea of digital phase-locked frequency synthesizer.
运用数字锁相频率合成的思想,以AD I公司生产的数字分频器和鉴相器ADF4113为核心,设计了频率范围在1。
3) Serial input PLL Frequency synthesizer
串行数字锁相频率合成器
4) phase locked loop frequency synthesizers/digital sample technique
锁相式频率合成器/数字取样技术
5) PLL frequency synthesizer
锁相频率合成器
1.
Construction of Experimental Platform for the Design and Performance Analysis of PLL Frequency Synthesizer;
锁相频率合成器系统设计与性能分析实验建设
补充资料：数字频率表
测量电信号频率的数字仪表。其测量范围宽(毫赫～吉赫),准确度高。主要用于电网、电子电路及电信网络中。
数字频率表采用求取被测信号周期Tx与标准信号周期Tx比值的方法来测量信号频率,其原理示于图1, 时间关系见图2。先将频率为fx的被测电信号整形为周期Tx=1/fx的脉冲信号，然后送至控制门。标准信号源产生周期为Tx的标准信号。控制门由标准信号控制，其开启时间与标准信号的周期Tx相等。控制门开启时，经整形的被测信号进入计数器,记录到的脉冲数x=Tx/Tx=Txfx,因此x正比于被测频率fx。由于fx=x(1/Tx),增大Tx可以提高读数的有效位数。当被测信号的频率fx很低时，为了得到足够的读数位数，须取很长的标准周期Tx，这将使测量时间过长，效率降低。为解决这一问题,在fx很低时,常采用相反的比较方法。即控制门由被测信号控制，它的开启时间与被测信号的周期Tx相等，而将标准信号通过控制门送入计数器,计数器记录到的脉冲数x=Tx/Tx,被测频率fx=1/Tx=1/(xTx)。此时，应选取很小的标准信号周期Tx值，才能获得较多位数的x值。 测量中所用的标准信号，由晶体振荡器产生的信号经整形、分频而得到。由于晶体振荡器的频率很稳定,故数字频率表的误差很小,一般为±10-8，上限测量范围可达10吉赫。
数字频率表采用求取被测信号周期Tx与标准信号周期Tx比值的方法来测量信号频率,其原理示于图1, 时间关系见图2。先将频率为fx的被测电信号整形为周期Tx=1/fx的脉冲信号，然后送至控制门。标准信号源产生周期为Tx的标准信号。控制门由标准信号控制，其开启时间与标准信号的周期Tx相等。控制门开启时，经整形的被测信号进入计数器,记录到的脉冲数x=Tx/Tx=Txfx,因此x正比于被测频率fx。由于fx=x(1/Tx),增大Tx可以提高读数的有效位数。当被测信号的频率fx很低时，为了得到足够的读数位数，须取很长的标准周期Tx，这将使测量时间过长，效率降低。为解决这一问题,在fx很低时,常采用相反的比较方法。即控制门由被测信号控制，它的开启时间与被测信号的周期Tx相等，而将标准信号通过控制门送入计数器,计数器记录到的脉冲数x=Tx/Tx,被测频率fx=1/Tx=1/(xTx)。此时，应选取很小的标准信号周期Tx值，才能获得较多位数的x值。 测量中所用的标准信号，由晶体振荡器产生的信号经整形、分频而得到。由于晶体振荡器的频率很稳定,故数字频率表的误差很小,一般为±10-8，上限测量范围可达10吉赫。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条