1) Fiber Delay Liner(FDL)
光缓存FDL
2) optical buffer
光缓存
1.
Research and analysis of single wavelength optical buffer;
单波长光缓存的研究与分析
2.
Performance study on optical packet switch with feedback optical buffer;
具有反馈式光缓存的OPS节点结构性能研究
3.
Study on optical buffer-based multi-priority traffic contentions in OBS networks;
OBS网络基于光缓存的多优先级业务冲突研究
3) Optical buffer
光缓存器
1.
A novel optical buffer based on optical fiber loop is detailed.
提出了一种基于光纤环的光缓存器的结构,对结合半导体光放大器作光开关的此结构的物理模型进行了详细描述,并根据此模型分析了其增益、噪声、信噪比等方面的特性。
2.
The paper first studies photonic switching technology deeply, then introduces acousto optic tunable filters and optical buffer in particular which are key components in all optical networks, finally envisions the future of photonic switching technology.
在对光交换技术深入研究的基础上 ,对光网络中的关键器件 ,声光可调滤波器及光缓存器作了详细介绍 ,最后对光交换的发展前景作了展
3.
Optical buffer is one of most important element in optical packet switching network.
全光网是未来光纤通信网络的发展方向，全光包交换是全光网的一种优选技术，全光缓存器是全光包交换的重要基础元件。
4) Optical buffering
光缓存
1.
, optical buffering, wavelength conversion and deflection routing.
通常,解决光分组竞争的方法有光缓存、波长变换和偏射路由等三种。
5) fiber delay line(FDL)
光纤延迟线(FDL)
6) all-optical buffer
全光缓存器
1.
Research on all-optical buffer based on Arrayed-Waveguide Grating and Fiber Bragg Grating;
基于光栅的全光缓存器的研究
2.
This paper presents a novel erasable all-optical buffer which realizes the "write" and "read" function.
全光缓存器能够在光域内对数据包进行缓存,解决数据包在节点的冲突。
3.
An overview about the specification of all-optical buffer is given,and it is pointed out that digital buffer is not only used as a copier of input signals,but also synchronous and can be written and read out.
对评价全光缓存器的技术指标作了评述,指出数字光缓存器并不仅仅起拷贝作用,而且要满足同步以及读写控制等要求。
补充资料：CPU缓存
缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。
正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90左右），也就是说CPU下一次要读取的数据90都在缓存中，只有大约10需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。
目前缓存基本上都是采用SRAM存储器，SRAM是英文StaticRAM的缩写，它是一种具有静志存取功能的存储器，不需要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷新电路，每隔一段时间，固定要对DRAM刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，这也是目前不能将缓存容量做得太大的重要原因。它的特点归纳如下：优点是节能、速度快、不必配合内存刷新电路、可提高整体的工作效率，缺点是集成度低、相同的容量体积较大、而且价格较高，只能少量用于关键性系统以提高效率。
按照数据读取顺序和与CPU结合的紧密程度，CPU缓存可以分为一级缓存，二级缓存，部分高端CPU还具有三级缓存，每一级缓存中所储存的全部数据都是下一级缓存的一部分，这三种缓存的技术难度和制造成本是相对递减的，所以其容量也是相对递增的。当CPU要读取一个数据时，首先从一级缓存中查找，如果没有找到再从二级缓存中查找，如果还是没有就从三级缓存或内存中查找。一般来说，每级缓存的命中率大概都在80左右，也就是说全部数据量的80都可以在一级缓存中找到，只剩下20的总数据量才需要从二级缓存、三级缓存或内存中读取，由此可见一级缓存是整个CPU缓存架构中最为重要的部分。
一级缓存（Level1Cache）简称L1Cache，位于CPU内核的旁边，是与CPU结合最为紧密的CPU缓存，也是历史上最早出现的CPU缓存。由于一级缓存的技术难度和制造成本最高，提高容量所带来的技术难度增加和成本增加非常大，所带来的性能提升却不明显，性价比很低，而且现有的一级缓存的命中率已经很高，所以一级缓存是所有缓存中容量最小的，比二级缓存要小得多。
一般来说，一级缓存可以分为一级数据缓存（DataCache，D-Cache）和一级指令缓存（InstructionCache，I-Cache）。二者分别用来存放数据以及对执行这些数据的指令进行即时解码，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。目前大多数CPU的一级数据缓存和一级指令缓存具有相同的容量，例如AMD的AthlonXP就具有64KB的一级数据缓存和64KB的一级指令缓存，其一级缓存就以64KB64KB来表示，其余的CPU的一级缓存表示方法以此类推。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条