2) VHDL simulation
VHDL模拟
3) VHDL simulator
VHDL模拟器
4) parallel simulation
并行模拟
1.
Space-borne SAR Raw Signal Parallel Simulation;
星载SAR原始回波信号并行模拟
2.
Finite element method (FEM) parallel simulation technique (PST) was used for simulation.
通过在常州、无锡两地实际并、串行的应用结果比较表明,并行模拟具有数据资料准备相对简单且精度高的特点,是解决大型化、复杂化地下水流问题的一种可行方案。
3.
Therefore, this thesis proposes a parallel simulation algorithm for a simulator based on COW.
本文以此为背景，对由VHDL描述的设计进行模拟的基于COW平台的并行模拟算法进行研究。
5) parallel pattern simulation
并行码模拟
6) Parallel Verilog Simulation
并行Verilog模拟
1.
This paper presents VCPPS,a code partitioner for parallel Verilog simulation.
文章介绍了VCPPS设计与实现中的一些关键技术,通过分析可以看出,VCPPS可以正确地完成繁琐的Verilog代码分割工作,为并行Verilog模拟提供支持。
补充资料：并行程序设计语言
并行程序设计语言
parallel programming language
b ingxing ehengxu sheji yuyan并行程序设计语言(p姗llel Pr雌n”nnungIang”age)一种用于并行程序设计的语言。并行程序设计语言可分为显式并行语言和具有并行编译功能的串行语言。显式并行程序设计语言可以用传统串行语言加上并行语句等扩充的办法形成，也可以设计一个全新的具有并行功能的语言。这种语言有SISAL，FORCE，LINDA，PARLOC和PCF POR-TRAN等等。具有并行编译功能的串行语言从用户使用角度看是一个传统的串行语言，但它的编译程序可将程序分解为并行执行的部分。 使用显式并行语言进行程序设计时用户要解决以下三个间题:①逻辑分解，即寻找一种适应并行处理的代码和数据划分。②从逻辑分解到处理系统的映射，即从资源分配负载均衡等考虑各程序部分怎样分布在系统的各台处理机上。③数据的定位。虽然上述三问题很难，但是如果程序员的水平较高，采用显式并行语言可达较高的并行度从而较高地提高系统的效率。 并行编译的过程可分为三个阶段:词法和语法分析，优化以及并行代码生成。优化是并行编译的主体，它包括以下三部分:依赖关系分析，识别;程序转换，主要是循环转换;进程的分配及调度。70年代末美国1llinois大学首先开展了向量化和并行化的工作。随之出现了许多RI形1、RAN向量化、并行化的工具，为后面的工作奠定了基础。80年代末并行化的工作已较多地开展起来。如Al〕CFOR-TRAN，交互式并行化工具lq毛OL和PA’1，等。90年代以来并行处理技术已成为计算机的一种关键技术，并行程序设计语言将会有较大的发展。 (孙钟秀)
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条