1) VLSI Circuits Physical Design
VLSI电路物理设计
2) VLSI physical design
VLSI物理设计
1.
Research and Application on Computational Intelligence for VLSI Physical Design;
用于VLSI物理设计的计算智能算法研究及应用
2.
In VLSI physical design,O-Tree is regarded as one of the most effective and efficient placement floorplan representations.
在VLSI物理设计中,O-Tree是一种高效简洁的布局表示法,但其对应的模块放置算法因为基于水平和垂直约束图及其操作而复杂且费时(算法时间复杂度为O(n2))。
3) Physical Design of VLSI circuits
VLSI物理设计
1.
With the condition of this, more and more problems of Physical Design of VLSI circuits change into NP-hard problem.
此外IC本身的物理设计能力一直落后同时代的制造工艺能力，于是就造成了下面的这种局面：现有EDA工具难以应付复杂度呈指数增长的诸多VLSI物理设计难题，也缺乏对深亚微米工艺下一系列新问题（如：功率危机、复杂度危机和互连线危机）的考虑。
4) VLSI design
VLSI设计
1.
Application of Bresenham Algorithm in VLSI Design;
Bresenham算法在VLSI设计中的应用
2.
Multilevel-based Graph Partitioning and Its Application in VLSI Design;
基于多水平方法的无向图剖分及其在VLSI设计中的应用研究
3.
This article proposed a layout based on VLSI design and a wiring algorithm.
SCADA系统是目前DMS(调度管理系统)和EMS(能量管理系统)的核心组成部分,文中提出了一种基于VLSI设计的布置和连线算法,应用该算法,能够自动生成布置良好的布线图。
5) VLSI circuits
VLSI电路
1.
In this paper, the short and open fault models for MOS VLSI circuits proposed in recent years are reviewed.
本文概述了近十年来VLSI电路的短路和开路缺陷及其故障建模的研究进展。
6) VLSI circuit
VLSI电路
1.
In this paper, the short and open fault models for MOS VLSI circuits proposed in recent years are reviewed.
本文概述了近十年来VLSI电路的短路和开路缺陷及其故障建模的研究进展。
2.
With the feature size scaled down and work frequency increased, the parasitic parameters of interconnects have become dominant influencing the performance of VLSI circuits.
集成电路特征尺寸的急剧缩小、工作频率的不断提高已使互连寄生效应成为影响VLSI电路性能的主要因素[1]。
补充资料：集成电路版图设计规则
集成电路版图设计规则的作用是保证电路性能，易于在工艺中实现，并能取得较高的成品率。版图设计规则通常包括两个主要方面：①规定图形和图形间距的最小容许尺寸；②规定各分版间的最大允许套刻偏差。
集成电路制作中，各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10块分版。每一块分版是一组专门设计的图形的集合，整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计，是把电路的元件、器件和互连线图形化，用它来控制制备工艺，使集成电路获得预期的性能、功能和效果。例如，增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是：
有源区条宽与间距
6μm/6μm
多晶硅条宽与间距
8μm/6μm
接触孔尺寸
6μm×6μm
铝连线条宽与间距
6μm/6μm
多晶硅-有源区套刻量(ɑ)
2μm
多晶硅出头长度(b)
4μm
接触孔-有源区套刻量(c)
2μm
接触孔-有源区上多晶硅套刻量(d) 4μm
接触孔-隔离区上多晶硅套刻量(e) 2μm
铝连线-接触孔套刻量(f)
2μm
不同类型的集成电路所需要的分版数不同，具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平（如工艺加工中,图形尺寸侧向变化量和控制）；②避免寄生效应对集成电路的功能与电学性能的有害影响。
通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量，是集成电路工艺技术水平的一种标志。
集成电路制作中，各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10块分版。每一块分版是一组专门设计的图形的集合，整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计，是把电路的元件、器件和互连线图形化，用它来控制制备工艺，使集成电路获得预期的性能、功能和效果。例如，增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是：
有源区条宽与间距
6μm/6μm
多晶硅条宽与间距
8μm/6μm
接触孔尺寸
6μm×6μm
铝连线条宽与间距
6μm/6μm
多晶硅-有源区套刻量(ɑ)
2μm
多晶硅出头长度(b)
4μm
接触孔-有源区套刻量(c)
2μm
接触孔-有源区上多晶硅套刻量(d) 4μm
接触孔-隔离区上多晶硅套刻量(e) 2μm
铝连线-接触孔套刻量(f)
2μm
不同类型的集成电路所需要的分版数不同，具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平（如工艺加工中,图形尺寸侧向变化量和控制）；②避免寄生效应对集成电路的功能与电学性能的有害影响。
通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量，是集成电路工艺技术水平的一种标志。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条