1) output buffer circuit
输出缓冲电路
1.
Based on the detailed analysis of the loading properties of a medium or small size TFT-LCD driver IC,a novel output buffer circuit of driving voltages is proposed.
在分析中小屏幕TFT-LCD驱动芯片的负荷特性的基础上,提出了一种新型的驱动电压输出缓冲电路结构。
3) buffer output
缓冲输出
4) output buffer
输出缓冲器
1.
High Performance Multi-Modulus Programmable CMOS Output Buffer;
高性能多模可编程CMOS输出缓冲器的研究实现
2.
According to CMOS output buffer’s characteristics, this paper presented a new approach for building a transient behavioral SPICE model of output bufferis.
根据CMOS输出缓冲器的特性,提出了一种新的输出缓冲器瞬态行为的SPICE建模方法。
5) buffered output area
缓冲输出区
6) output area
输出缓冲区
补充资料：缓冲电路
电容和电阻串联而成的电路。在电力电子电路中，用于改进电力电子器件开通和关断时刻所承受的电压、电流波形。通常电力电子装置中的电力电子器件都工作于开关状态，器件的开通和关断都不是瞬时完成的。器件刚刚开通时，器件的等效阻抗大，如果器件电流很快上升，就会造成很大的开通损耗；同样器件接近完全关断时，器件的电流还比较大，如果器件承受的电压迅速上升，也会造成很大的关断损耗。开关损耗会导致器件的发热甚至损坏，对于功率晶体管(GTR),还可能导致器件的二次击穿。实际电力电子电路中，还常由于二极管、晶闸管等的反向恢复电流而增加电力电子器件的开通电流，由于感性负载或导线的分布电感等原因造成器件关断时承受很高的感应电压。采用缓冲电路可以改善电力电子器件的开关工作条件。
缓冲电路的基本工作原理是利用电感电流不能突变的特性抑制器件的电流上升率，利用电容电压不能突变的特性抑制器件的电压上升率。图示以GTO为例的一种简单的缓冲电路。其中L与GTO串联,以抑制GTO导通时的电流上升率dI/dt,电容C和二极管D组成关断吸收电路，抑制当GTO关断时端电压的上升率dV/dt，其中电阻R为电容C提供了放电通路。缓冲电路有多种形式，以适用于不同的器件和不同的电路。
缓冲电路的基本工作原理是利用电感电流不能突变的特性抑制器件的电流上升率，利用电容电压不能突变的特性抑制器件的电压上升率。图示以GTO为例的一种简单的缓冲电路。其中L与GTO串联,以抑制GTO导通时的电流上升率dI/dt,电容C和二极管D组成关断吸收电路，抑制当GTO关断时端电压的上升率dV/dt，其中电阻R为电容C提供了放电通路。缓冲电路有多种形式，以适用于不同的器件和不同的电路。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条