Verilog Perl Vperl2,Verilog Perl Vperl2,在线英语词典,英文翻译,专业英语

1) Verilog Perl Vperl2

Verilog Perl Vperl2

2) PERL

钝化发射极、背面点扩散

3) perl

Perl

Application of using perl to expand the function of CiscoWorks network management system;

借助Perl语言编程扩充CiscoWorks网管系统功能

The Method about Read and Write Excel Document by Using the Win32:OLE Module of Perl Language;

Perl中使用Win32::OLE模块读写Excel的方法

Using Perl to find hidden processes in Linux;

利用Perl实现Linux下隐藏进程的查找

4) Perl

Perl语言

5) Verilog

Verilog

Interface Design Based on Verilog Language in SoC Hardware Interface Synthesis;

SoC硬件综合设计中基于Verilog语言的接口程序设计

Implementation of A Verilog-VHDL Translator;

Verilog-VHDL翻译器设计与实现

The Basis of Chip Design Methodology ──Verilog Hardware Description Language──National Standard GB/T 18349-2001"Integrated Circuit/ Computer Hardware Description Language Verilog;

芯片设计方法学的基础——硬件描述语言Verilog——国家标准GB/T18349-2001《集成电路/计算机硬件描述语言Verilog》介绍

6) Verilog-a

Verilog-a

Modeling and Simulation of Capacitive Gate transducer Using Verilog-A;

基于Verilog-A的容栅传感器建模与仿真

Design of VCO based behavioral model using Verilog-A;

基于Verilog-A行为描述模型的VCO设计

System Design of PLL Based on Behavioral Model Using Verilog-A;

基于Verilog-A行为描述模型的PLL系统设计

参考词条

Perl CGI Perl script Perl extension Perl programming Perl programming Perl/CGI Mod_perl Perl Script Cal Perl verilog HDL Verilog-A model Verilog-HDL VHDL/Verilog verilog-XL Verilog HDL 随机连接肽成都大学

补充资料：发射极功能逻辑电路

　　以"与"门输入和"或"门输出的非饱和型逻辑电路,简称EFL电路。它无"非"门的功能。其基本单元电路由两部分组成：由共基极工作方式的多发射极晶体管与上拉电阻R_c、下拉电阻R_e构成输入级；由多发射极晶体管构成射极跟随器输出级(见图)。这种逻辑电路出现于70年代。在发射极功能逻辑电路中，共基极方式工作的输入晶体管的集电极 G点的电位与发射极输入端的逻辑关系为G＝A·B,发射极跟随器不改变其逻辑关系，而发射极跟随器发射极输出的"线"功能可实现"或"逻辑。因此，图中电路的输入、输出有如下逻辑关系
　　O₁＝A·B＋C
　　 O₂＝A·B＋D
　　
　　发射极功能逻辑同发射极耦合逻辑相同，典型的逻辑摆幅值为0.8伏,逻辑高电平为-0.8伏，逻辑低电平为-1.6伏，而参考电压U_b为-0.4伏。发射极功能逻辑电路是由发射极耦合逻辑电路改进而成。发射极耦合逻辑电路同相集电极构成"与"功能，射极跟随器的发射极输出能形成"或"功能，并只取发射极耦合逻辑电路的同相输出部分。
　　
　　
　　在发射极功能逻辑基本单元电路中，输入级和输出级除共基和共集两只多发射极晶体管外，不包括任何反相器，这就保证了电路的高速度和良好的频率特性。
　　
　　然而，发射极功能逻辑电路没有"非"的功能是一大缺点，因而应用受到限制。同时,由于U_b＝-0.4伏,输入晶体管集电结有0.4伏正偏,只有逻辑幅度和集电极串联电阻受到限制，才能保证输入晶体管集电极正偏不至于恶化到影响正常工作。
　　
　　发射极功能逻辑电路是在发射极耦合逻辑电路基础上的简化电路，它在大规模集成电路中作为内部单元电路和在与发射极耦合逻辑电路配合时，以构成各种组合门方面显示出速度快、结构简单、功耗小和功能灵活等优点。
　　
　　

参考书目
　　　复旦大学微电子教研组编:《集成电路设计原理》,人民教育出版社出版，北京，1978。
　　

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

首页 \| 翻译 \| 影视 \| 论坛 \| 索引 Verilog Verilog-A Perl 5.0

1) Verilog Perl Vperl2 Verilog Perl Vperl2 2) PERL 钝化发射极、背面点扩散 3) perl Perl 1. Application of using perl to expand the function of CiscoWorks network management system; 借助Perl语言编程扩充CiscoWorks网管系统功能 2. The Method about Read and Write Excel Document by Using the Win32:OLE Module of Perl Language; Perl中使用Win32::OLE模块读写Excel的方法 3. Using Perl to find hidden processes in Linux; 利用Perl实现Linux下隐藏进程的查找 4) Perl Perl语言 5) Verilog Verilog 1. Interface Design Based on Verilog Language in SoC Hardware Interface Synthesis; SoC硬件综合设计中基于Verilog语言的接口程序设计 2. Implementation of A Verilog-VHDL Translator; Verilog-VHDL翻译器设计与实现 3. The Basis of Chip Design Methodology ──Verilog Hardware Description Language──National Standard GB/T 18349-2001"Integrated Circuit/ Computer Hardware Description Language Verilog; 芯片设计方法学的基础——硬件描述语言Verilog——国家标准GB/T18349-2001《集成电路/计算机硬件描述语言Verilog》介绍 6) Verilog-a Verilog-a 1. Modeling and Simulation of Capacitive Gate transducer Using Verilog-A; 基于Verilog-A的容栅传感器建模与仿真 2. Design of VCO based behavioral model using Verilog-A; 基于Verilog-A行为描述模型的VCO设计 3. System Design of PLL Based on Behavioral Model Using Verilog-A; 基于Verilog-A行为描述模型的PLL系统设计参考词条 Perl CGI Perl script Perl extension Perl programming Perl programming Perl/CGI Mod_perl Perl Script Cal Perl verilog HDL Verilog-A model Verilog-HDL VHDL/Verilog verilog-XL Verilog HDL 随机连接肽成都大学补充资料：发射极功能逻辑电路　　以"与"门输入和"或"门输出的非饱和型逻辑电路,简称EFL电路。它无"非"门的功能。其基本单元电路由两部分组成：由共基极工作方式的多发射极晶体管与上拉电阻R_c、下拉电阻R_e构成输入级；由多发射极晶体管构成射极跟随器输出级(见图)。这种逻辑电路出现于70年代。在发射极功能逻辑电路中，共基极方式工作的输入晶体管的集电极 G点的电位与发射极输入端的逻辑关系为G＝A·B,发射极跟随器不改变其逻辑关系，而发射极跟随器发射极输出的"线"功能可实现"或"逻辑。因此，图中电路的输入、输出有如下逻辑关系　　O₁＝A·B＋C 　　 O₂＝A·B＋D 　　　　发射极功能逻辑同发射极耦合逻辑相同，典型的逻辑摆幅值为0.8伏,逻辑高电平为-0.8伏，逻辑低电平为-1.6伏，而参考电压U_b为-0.4伏。发射极功能逻辑电路是由发射极耦合逻辑电路改进而成。发射极耦合逻辑电路同相集电极构成"与"功能，射极跟随器的发射极输出能形成"或"功能，并只取发射极耦合逻辑电路的同相输出部分。　　　　　　在发射极功能逻辑基本单元电路中，输入级和输出级除共基和共集两只多发射极晶体管外，不包括任何反相器，这就保证了电路的高速度和良好的频率特性。　　　　然而，发射极功能逻辑电路没有"非"的功能是一大缺点，因而应用受到限制。同时,由于U_b＝-0.4伏,输入晶体管集电结有0.4伏正偏,只有逻辑幅度和集电极串联电阻受到限制，才能保证输入晶体管集电极正偏不至于恶化到影响正常工作。　　　　发射极功能逻辑电路是在发射极耦合逻辑电路基础上的简化电路，它在大规模集成电路中作为内部单元电路和在与发射极耦合逻辑电路配合时，以构成各种组合门方面显示出速度快、结构简单、功耗小和功能灵活等优点。　　　　参考书目　　　复旦大学微电子教研组编:《集成电路设计原理》,人民教育出版社出版，北京，1978。　　说明：补充资料仅用于学习参考，请勿用于其它任何用途。
©2008 dictall.com