1) Lead-lag digital phase-locked loop
超前-滞后型数字锁相环
1.
This paper introduces the principle of traditional Lead-lag digital phase-locked loop (LL-DPLL).
介绍了传统的超前-滞后型数字锁相环提取位同步信号的原理,提出了一种改进的简单快速的位同步FPGA实现方法,该方法首先在输入码元出现的半周期内得到码元与位同步信号的相位差,在附加门、扣除门的有效时间内,该相位差控制附加、扣除脉冲的个数,使输入码元与位同步信号快速达到同步。
2) LL-DPLL
超前滞后型数字锁相环
1.
This paper gives a introduction to the composing and principle of lead-lag Digital Phase Locked Loop(LL-DPLL),and discuss how to use VHDL language to design this system.
本文分析了超前滞后型数字锁相环(LL-DPLL)的基本组成和工作原理,用VHDL语言对该系统进行了设计,给出了数字锁相环电路3个主要模块的设计方法及仿真结果,得到了该系统的顶层电路,最后根据整个系统的仿真结果分析了系统的稳态性能。
3) Lead lag digital phase detector
超前滞后型数字鉴相器
4) digital delay lock loop
全数字超前-滞后环
5) Early-Late Loop
超前-滞后环
6) lead-lag digital phase detector
超前-滞后型鉴相器
补充资料：滞后超前校正
分子式：
CAS号：
性质：超前校正主要能使瞬态响应得到显著改善，其稳态精度的提高则较少；而滞后校正能使稳态精度得到显著提高，但瞬态响应的时间随之而增加。滞后超前校正综合了超前校正和滞后校正的两者特性，即能同时改善系统的瞬态特性和稳态特性。
CAS号：
性质：超前校正主要能使瞬态响应得到显著改善，其稳态精度的提高则较少；而滞后校正能使稳态精度得到显著提高，但瞬态响应的时间随之而增加。滞后超前校正综合了超前校正和滞后校正的两者特性，即能同时改善系统的瞬态特性和稳态特性。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条