说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 外延工艺
1)  Epitaxy process
外延工艺
2)  double epitaxy
双外延工艺
3)  epitaxy growth technology
外延生长工艺
4)  liquid phase epitaxial method
液相外延工艺
5)  epiplanar technology
外延平面工艺
6)  mesa epitaxial approach
台面外延工艺
补充资料:蓝宝石上外延硅工艺
      在蓝宝石片上外延生长一层硅薄膜以制作半导体集成电路的技术,简称 SOS。这种结构能提供理想的隔离,并减小PN结底部的寄生电容,故适合于制作高速大规模集成电路,实现高速和低功耗。一般多采用这种工艺制作CMOS电路(见互补金属-氧化物-半导体集成电路),即CMOS/SOS电路。SOS工艺所采用的蓝宝石晶向为(1T02),硅外延薄膜的晶向为(100),膜厚约为0.5微米。制作CMOS/SOS集成电路有深耗尽型和双增强型两种工艺方法。
  
  深耗尽型CMOS/SOS工艺  适当控制硅外延膜的掺杂浓度,使其中的一个NMOS管为深耗尽型;另一个PMOS管为增强型(见图)。
  
  
  双增强型CMOS/SOS工艺  两种沟道的 MOS管均为增强型,故要求两种类型的硅外延膜用离子注入掺杂工艺形成。深耗尽型CMOS/SOS工艺中的深耗尽型MOS管,对硅膜厚度和掺杂浓度要求较严,工艺较难控制。所以,采用全离子注入的双增强型CMOS/SOS工艺较多。
  
  工艺特点  CMOS/SOS结构除具有一般CMOS的优点外,还具有如下的优点:①能消除源、漏区PN结底面电容,金属互连线寄生电容也大为减小,因而电路速度较高,平均功耗也减小。②器件之间的隔离比较理想,无需隔离阱和沟道截止环,有利于提高集成密度。③场区氧化物下面无体硅,避免辐射引起的场区反型漏电。因此,CMOS/SOS集成电路可制成耐辐射集成电路,适用于航天和核辐射环境。④能消除寄生PNPN闸流,从而消除通常CMOS中的闩锁效应。
  
  SOS是一种异质外延结构,硅膜的缺陷密度较大,因而少数载流子寿命较短(1~10纳秒),不适于制作双极器件和电荷耦合器件。对来源于硅岛边缘和背界面(硅膜-蓝宝石界面)的漏电,须采取专门的方法加以抑制。来源于浮衬底的漏极电流的扭曲现象,使CMOS/SOS结构不利于在模拟技术中应用。蓝宝石单晶的熔点高和硬度大,单晶制备和加工较为困难。用蓝宝石作衬底成本较高,也是限制CMOS/SOS集成电路广泛应用的重要原因。SOI结构是为了在SOS技术中用一种绝缘体代替蓝宝石衬底而提出的一种新技术。人们正在研究用激光扫描方法,使二氧化硅上的多晶硅重结晶并向硅中注氧或氮以形成埋层绝缘体等方法。用"几何外延"的方法,也有希望获得SOI结构。
  

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条