1) Design of a Dynamic Quantizer
动态量化器设计
2) dynamic design variable optimization method
动态设计变量优化方法
3) dynamic design variable optimization
动态设计变量优化
1.
Through the analysis of the relevant theories on double inverted pendulum and the study on swing-up (control) of a double pendulum from hanging to the upright position, a sophisticated nonlinear system control strategy based on dynamic design variable optimization is presented.
通过对二级倒立摆系统的理论分析,研究二级摆从自然悬垂位置摆到倒立点位置的摆起控制问题,提出了基于动态设计变量优化算法的复杂非线性系统控制策略。
4) dynamic design
动态化设计
5) dynamic design variable
动态设计变量
1.
To minimize the modeling error arising from linearization in traditional estimate of non-linear modeling parameters, a new algorithm based on the optimization of dynamic design variables is presented.
为消除在传统非线性模型参数估计中由于线性化引起的模型误差,提出了一种基于动态设计变量优化的非线性模型参数估计算法·该算法以每个待估计的参数为设计变量,以与设计变量相关的误差函数为目标函数,并将参数约束条件构造在目标函数中,建立参数估计的最优化问题·针对圆形轨道倒立摆动力学模型进行参数估计,证明该算法具有很高的计算精度和较快的收敛速度,是解决非线性模型参数估计的有效方法之一
2.
A dynamic design variable optimization method was established to copy with theory and engineering question, in which the frame of objective function was formed and the design variables were dynamically allocated and rationally sorted according to input parameters.
本文提出动态设计变量优化新方法并解决理论和工程问题,该方法首先构建目标函数框架,然后根据具体问题的输入条件,动态地进行设计变量分配和合理排序,形成实际问题的动态目标函数。
6) dynamic optimal design
动态优化设计
1.
Simulation-based dynamic optimal design of crankshaft counterweights;
基于仿真分析的曲轴平衡重动态优化设计
补充资料：动态随机存取存储器芯片
动态随机存取存储器芯片
dynamic random access memory chip,DRAM
丽爪厂-.亡再再—A一A饭二加肋姗娜再生地址丽爪厂几一J一-骊一一一几..…厂一~A0一Al二厂一1川功功留 行地址列地址(a) 图4(a)仅豆丽方式; (b)(e)DRAM的别新方式(b)亡丽在前方式;(c)隐含方式出数据有效的时间。目前有120，100，70，60ns等种类，在DRAM产品上分别用一12，一10，一7，一6表示。实际使用时列地址读出时间t优也很重要，它是由石店下降边到读出数据有效的时间，通常为40ns一ZOns。由于列选读出时间比行选读出时间小得多，而行选工作时，选中行线所有单元存储的数据均输出到列数据寄存器;因此】〕RAM可以选择快速工作方式，即在瓦骊变为低后，连续访问已选中行的不同列的存储单元。在快速工作方式下同样可有读出、写入和读一改写操作。有三种快速工作方式，即页面方式、半字节方式、列静态方式，最常用的是页面工作方式。 (1)页面方式豆后为低时，石店连续输人页脉冲。用〔骊污下降边锁存由地址线输人的不同的列地址，从而访问同一行地址、不同列地址的存储单元。由于不需每次访问都由豆入弓变低开始，因而后面的访问读出时间和周期可大大缩短。 (2)半字节方式豆丽为低时，第一个硕丽下降边锁存由地址线输人的第一个列地址。以后的三个亡丽下降边锁存内部自动加一的列地址。这样可快速访问行地址相同、四个列地址连续的存储单兀。 (3)列静态方式当瓦店为低时，石店的下降边锁存第一个列地址，读出其数据(或进行其它操作)，然后厄丽和瓦活维持低电平。通过改变地址线输人的列地址来改变要访间的存储单元，这时的控制类似于.态随机存取存储器芯片的操作。 初期的1〕RAM是PMC6工艺制作的，但广泛使用的是NMC6和CMC6DRAM。由于静态功耗的限制，NMC61〕RAM目前只做到256 kb。随着CNI(万微细加工技术的高度发展，CMC6DRAM已达到64 Mb。NMG6I)R AM 256kb芯片的静止功耗约为25inw，而ChKE】〕RAM256kb到16Mb芯片均不大于5.5n1w。这两种工艺的工作功耗均为400 n1w左右。 微细加工技术的发展，不仅使I)RAM的容量不断加大，访问时间加快，而且在结构上出现了各种不同的字长。初期DRAM的字长仅1位，输人数据与输出数据用两个管脚，后来增加到4位字长。容量提高到IMb以上的DR人M又增加到8位和16位字长。例如对4Mbl)R AM，结构上有4MI〕xl，IML〕x4，512kbX8，256kbX16等不同字长。这样，可用最少量的芯片满足各种系统对存储容量的不同需求。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条