1) Half-Rate Clock Architecture
半速时钟结构
2) clock structure
时钟结构
1.
The new clock structure—parallel-or clock structure was presented to design different types of latches and triggers.
本文主要讨论了三值ECL时序电路的设计方法,提出了ECL时序电路中一种新型的时钟结构——并联取小时钟结构,并设计了基于此种时钟结构的多种锁存器及寄存器结构。
3) half-speed-clock
半速率时钟
4) clockwork timer
时钟结构定时器
5) True Single Phase Clock
单相时钟结构
6) clock rate
时钟速率
补充资料：宽禁带半导体(见半导体的能带结构)
宽禁带半导体(见半导体的能带结构)
wide gap semiconductor
习一’平叼能带结构。‘J~正J“、二二，，Conauctor见半
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条