1) Branch Target Buffer(BTB)
分支目标缓冲
1.
Aiming to the specific application environment of embedded processors,this paper gives a hybrid mechanism which combines custom-designed Branch Target Buffer(BTB) with improved neural network arithmetic for the dynamic branch prediction.
针对嵌入式处理器的特定应用环境,通过对传统神经网络算法的改进,结合定制的分支目标缓冲,提出一种复合式动态分支预测机制。
2) branch target buffer
分支目标缓冲器
1.
Powerful and complicated branch predictors with a large branch target buffer (BTB) are employed in modern processors in pursuit of high throughput rate.
随着处理器规模的增大,为了追求高吞吐率,分支预测器的结构越来越复杂,用于目标地址推测的分支目标缓冲器(BTB)的容量也越来越大,而通常BTB是由SRAM单元组成的Cache结构,它的功耗开销也就成了值得关注的问题。
3) cache,branch target (BTC)
分支式目标高速缓冲存储器
4) BTAC Branch Target Address Cache
分支目标地址高速缓冲存储器
5) Target buffer level
目标缓冲级别
6) shock-absorber
缓冲支柱
1.
Mathematical model of a bi-chambered shock-absorber was presented and model parameters were identified based on static test data.
建立了直升机起落架双腔式缓冲支柱的数学模型,利用静力试验数据对模型参数进行了识别,并由静力试验、激振试验结果对数学模型进行了验证。
补充资料：转移目标缓冲器
转移目标缓冲器
branch target buffer, BTB
zhuany{mub+00 huQnchongql转移目标缓冲器(b~hta花et加ffer，BTB)在流水线计算机中，专门用于转移预测的高速缓冲存储器。它能动态地预测转移指令的目标地址，从而减少由转移导致的流水线效率损失。 由于转移的目标地址和转移条件很难在指令译码时得到，所以在流水线计算机中，取出转移指令后的几个周期内取出的指令可能都是误取的。一旦转移成功，已经误取的指令必须予以废止。由于一般程序的各类转移指令的数量可达总指令数的10%，因此在深度流水的计算机中，转移指令(尤其是条件转移)对系统性能的影响很大。 减少转移损耗的简单方法是延返转移，即硬性规定不管转移是否成功，转移指令之后的若干条与转移无关的指令总是被执行。这时，要求编译程序或程序设计者在转移指令后面安排若干条有用指令或空操作指令。问题在于编译程序往往找不到足够数量的有用指令填人，从而这种方式对性能的提高有限。 考虑到转移指令，尤其是循环转移的固有特点，可以认为在大部分情况下，当一条转移指令被再次执行时，其成功与否及转移目标与上次相同。据此可以构造动态的转移目标预测硬件。转移目标缓冲器(也称为祷移历史表)是一种效果较好的硬件机制，在预测正确的情况下，可以完全消除转移损耗。转移目标缓冲器中的每一行由转移指令地址、转移目标地址和转移是否成功的标志3项内容组成。中央处理器在每次取指令的同时都用程序计数器(I℃)的当前值去检索BTB，若代二与E月，B中的某个转移指令地址相同，则不需译码便知当前取出的指令必然是一条转移指令;如果相应的标志说明该指令上次的转移是成功的，则在下一个周期，中央处理器就可甩BTB中存放的目标指令地址作为I℃来取下一条指令。如果预测不成功，仍然存在由误取指令带来的开销。此时，硬件还必须同时修正ErB中的内容。统计表明，Hl，B的容量较大时(如超过256项)，预测准确率可达90%。进一步减少预测不正确时的损耗的方法是同时取两个方向的指令，但这需要更复杂的硬件支持。 转移目标缓冲器的进一步改进是在表中再存人转移目标处的第一条指令，从而当中央处理器一旦发现R二当前值与BTB中的某个转移指令地址相符，就立即将相应的目标指令装人指令寄存器，进行译码和执行。这样，转移指令本身实际上被跳过了。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条