2) Analog VLSI layout
模块集成电路版图设计
3) analog circuit layout
模拟电路的版图
4) analog IC layout
模拟电路版图
5) IC Layout CAD
集成电路版图CAD
6) analog integrated circuit
模拟集成电路
1.
Research on Analog Integrated Circuit Design Methodology and Analog IP Design Technology;
模拟集成电路设计方法学及模拟IP设计技术的研究
2.
In analog integrated circuit layout, the feature size varies largely with different layers.
层次式直接边界元方法可一次性计算出整个互连寄生电容矩阵,具有较高的计算效率针对模拟集成电路的特点,对层次式三维电容提取的三维块切割方式、非均匀边界元划分和程序组织等方面进行了改进,显著地提高了算法的效率数值实验表明,改进的层次式互连电容提取在保证高精度的同时,速度提高了数倍,适用于实际的模拟集成电路设
3.
A discussion is devoted to parameter optimization design of cell analog integrated circuit.
探讨单元模拟集成电路参数最优设计方法，将此最优问题归结为约束化的非线性问题，并用遗传算法求解。
补充资料：集成电路版图设计规则
集成电路版图设计规则的作用是保证电路性能，易于在工艺中实现，并能取得较高的成品率。版图设计规则通常包括两个主要方面：①规定图形和图形间距的最小容许尺寸；②规定各分版间的最大允许套刻偏差。
集成电路制作中，各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10块分版。每一块分版是一组专门设计的图形的集合，整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计，是把电路的元件、器件和互连线图形化，用它来控制制备工艺，使集成电路获得预期的性能、功能和效果。例如，增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是：
有源区条宽与间距
6μm/6μm
多晶硅条宽与间距
8μm/6μm
接触孔尺寸
6μm×6μm
铝连线条宽与间距
6μm/6μm
多晶硅-有源区套刻量(ɑ)
2μm
多晶硅出头长度(b)
4μm
接触孔-有源区套刻量(c)
2μm
接触孔-有源区上多晶硅套刻量(d) 4μm
接触孔-隔离区上多晶硅套刻量(e) 2μm
铝连线-接触孔套刻量(f)
2μm
不同类型的集成电路所需要的分版数不同，具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平（如工艺加工中,图形尺寸侧向变化量和控制）；②避免寄生效应对集成电路的功能与电学性能的有害影响。
通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量，是集成电路工艺技术水平的一种标志。
集成电路制作中，各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10块分版。每一块分版是一组专门设计的图形的集合，整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计，是把电路的元件、器件和互连线图形化，用它来控制制备工艺，使集成电路获得预期的性能、功能和效果。例如，增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是：
有源区条宽与间距
6μm/6μm
多晶硅条宽与间距
8μm/6μm
接触孔尺寸
6μm×6μm
铝连线条宽与间距
6μm/6μm
多晶硅-有源区套刻量(ɑ)
2μm
多晶硅出头长度(b)
4μm
接触孔-有源区套刻量(c)
2μm
接触孔-有源区上多晶硅套刻量(d) 4μm
接触孔-隔离区上多晶硅套刻量(e) 2μm
铝连线-接触孔套刻量(f)
2μm
不同类型的集成电路所需要的分版数不同，具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平（如工艺加工中,图形尺寸侧向变化量和控制）；②避免寄生效应对集成电路的功能与电学性能的有害影响。
通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量，是集成电路工艺技术水平的一种标志。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条