1) Multi-bit encoder and decoder
多位编码器与解码器
2) multi-bit encoder
多位编码器
3) codec
编码解码器
1.
This paper analyses the conformance test based on TTCN-3, devise Codec and Adaptor for specific problems.
本课题分析了基于TTCN-3的应用层协议一致性测试过程,并针对特定的问题设计相应的编码解码器和被测系统适配器,结合协议一致性测试框架模拟环境的搭建,以求简化测试过程。
5) codec
编解码器
1.
Design of codec for FIR used in the telemetry of aeroengine rotor;
航空发动机转子参数遥测中的FIR编解码器设计
2.
Design and Implementation of Web Video CODEC Based on VW2010;
基于VW2010芯片的网络视频压缩编解码器设计与实现
3.
Design and Realization of an Improved SIP Codec;
一种改进的SIP编解码器的设计与实现
6) encoder and decoder
编解码器
1.
This paper discusses the encoding and decoding principle of the convolution code, raises a method of designing the convolution encoder and decoder using VHDL language based on MAX+PlusⅡ, and simulate results prove the correctness.
本文在阐述卷积码编解码器基本工作原理的基础上 ,提出了在 MAX+Plus 开发平台上基于 VH DL 语言设计 (2 ,1,6)卷积码编解码器的方法。
2.
The results prove the correctness and rationality of the encoder and decoder.
在阐述卷积码编解码器基本工作原理的基础上,给出了(3,1,2)卷积编码器和(2,1,1)卷积解码器的VHDL设计,在Quartus Ⅱ环境下进行了波形仿真,并下载到EPF10K10LC84-3上进行了验证,其结果表明了该编解码器的正确性和合理性。
补充资料：编码器
编码器
encoder
b旧nmoq，编码器(e ncoder)能将每一根输人线上的信号转换成输出端上的一个对应代码，即实现输人信号编码功能的组合逻挥电路。它广泛用于逻辑电路中。 图示是一个8线一3线编码器的逻辑图，其中I。~I:是八个输人端，YZ、Yl、Y。是三个输出端。当在输人端加上逻辑l信号时，便在YZ、Y、、Y。给出一个对应的三位二进制代码。输人信号与输出代码的省昔阵矛10一卜一h8线一3线编码器的逻辑图对应关系如表1所示。衰1圈中电路的功能裹┌───────────┬────┐│101一12 13 10 101‘17 │YZ Yz Yo│├───────────┼────┤│1 0 0 0 0 0 00 │0 00 │├───────────┼────┤│0 1 0 0 0 0 00 │0 01 │├───────────┼────┤│0 0 1 0 0 0 00 │0 10 │├───────────┼────┤│0 0 0 1 0 0 00 │0 11 │├───────────┼────┤│0 0 0 0 1 0 00 │1 00 │├───────────┼────┤│0 0 0 0 0 1 00 │1 01 │├───────────┼────┤│0 0 0 0 0 0 10 │1 10 │├───────────┼────┤│0 0 0 0 0 0 01 │1 11 │└───────────┴────┘ 在图示编码电路中，任何时候只允许有一个输人信号是l，否则电路不能正常工作。为克服这种局限性，便产生了优先编码器(priority eneoder)。设计优先编码器电路时，预先把所有的输人信号按优先权的高、低排队，当两个以上输人信号同时为1时，只对其中优先权最高的一个进行编码。表2是8线一3线优先编码器功能表，表中的“x”表示既可以是逻辑。，也可以是逻辑l。从表2中不难看出，输人信号I，的优先权最高，I。的优先权最低。例如当17~l时，无论I。~1。当中还有多少个是1，电路只对卜进行编码，使输人为Y:Y IYo=111。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条