|
|
|
说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
|
|
|
1) static power management
静态功耗管理
1.
The PowerPC 603e microprocessor is a high performance, low cost, low power 32 b superscalar RISC microprocessor The architecture of PowerPC 603e is described briefly in this paper The technology of dynamic power management, static power management and some other low power design for PowerPC 603e are introduced in detail Finally the development status of PowerPC is presente
本文简要介绍了 Power PC6 0 3e结构 ,详细介绍了 Power PC6 0 3e动态功耗管理、静态功耗管理设计技术及一些低功耗技术 ,最后给出了 Power PC的发展现
2) standby power
静态功耗
1.
The paper analyses the standby power dissipation of standard SRAM 6-T cells.
为了解决存储单元的亚阈值泄漏电流问题,分析了在深亚微米下静态随机存储器(SRAM)6-T存储单元静态功耗产生的原因,提出了一种可以有效减小SRAM静态功耗浮动电源线的结构,并分析在此结构下最小与最优的单元数据保持电压;最后设计出SRAM的一款适用于此结构的高速低功耗灵敏放大器电路。
2.
As technology evolves, the threshold voltage will be re- duced accordingly, which results in an exponential increase of standby power.
随着工艺的发展,器件阈值电压的降低,导致静态功耗呈指数形式增长。
3) static power
静态功耗
1.
The static power exceed the dynamic power in microprocessors as the feature size shrinks,especially for on-chip L2 caches.
随着集成电路制造工艺进入超深亚微米阶段,静态功耗在微处理器总功耗中所占的比例越来越大,尤其是片上二级Cache。
2.
Simulation results prove that active power of proposed Zipper CMOS full-adder can be reduced by up to 37%,5% and 7%,and static power can be reduced by up to 41%,20% and 43% as compared to the standard,the dual threshold voltage,and the multiple supply Zipper CMOS domino full-adder under similar delay time,respectively.
仿真结果表明,在相同的时间延迟下,与标准Zipper CMOS多米诺全加器、双阈值Zipper CMOS多米诺全加器、多电源电压Zipper CMOS多米诺全加器相比,新型Zipper CMOS多米诺全加器动态功耗分别减小了37%、35%和7%,静态功耗分别减小了41%,20%和43%。
4) dynamic power management
动态功耗管理
1.
Novel dynamic power management of sensor node in wireless sensor networks;
无线传感器网络传感器节点动态功耗管理方法
2.
The DPM(dynamic power management) is an important solution of reducing energy consumption in the system level.
其中动态功耗管理便是一种重要的减少系统范围的能量的方式。
3.
An algorithm that combines the dynamic voltage scaling(DVS) and dynamic power management(DPM) is proposed for asynchronous periodic real-time tasks with specif.
针对此问题,提出动态电压调节(DVS)和动态功耗管理(DPM)相结合的双效节能延迟调度算法。
5) low leakage power
低静态功耗
1.
Compared with the current cache architecture for low power, this architecture with resizable ways and low leakage power has the characteristic of fewer additional logics, simpler .
该结构通过门控Gnd技术来动态地关闭或开启部分cache路,使得cache结构可以在低功耗配置和正常配置之间切换,从而达到降低静态功耗的目的。
6) power management
功耗管理
1.
System-level power management model based on dynamic voltage scaling technology;
动态电压调整的系统级功耗管理模型
2.
Research and implementation of dynamic power management for uclinux;
动态功耗管理算法在ucLinux中的研究和实现
3.
By analyzing the source of CMOS circuit s power consumption, a detailed solution which considered several low-power techniques, such as dynamic power management, clock gating and operand isolation, was provided.
通过分析CMOS电路功耗产生原因,介绍了动态功耗管理、门控时钟和操作数隔离等低功耗设计方法,给出了该AES密码算法详细的低功耗实现方案。
补充资料：TDP功耗
TDP的英文全称是“Thermal Design Power”，中文翻译为“热设计功耗”，是反应一颗处理器热量释放的指标，它的含义是当处理器达到负荷最大的时候，释放出的热量，单位为瓦（W）。 CPU的TDP功耗并不是CPU的真正功耗。功耗（功率）是CPU的重要物理参数，根据电路的基本原理，功率（P）＝电流（A）×电压（V）。所以，CPU的功耗（功率）等于流经处理器核心的电流值与该处理器上的核心电压值的乘积。而TDP是指CPU电流热效应以及其他形式产生的热能，他们均以热的形式释放。显然CPU的TDP小于CPU功耗。换句话说，CPU的功耗很大程度上是对主板提出的要求，要求主板能够提供相应的电压和电流；而TDP是对散热系统提出要求，要求散热系统能够把CPU发出的热量散掉，也就是说TDP功耗是要求CPU的散热系统必须能够驱散的最大总热量。 现在CPU厂商越来越重视CPU的功耗，因此人们希望TDP功耗越小越好，越小说明CPU发热量小，散热也越容易，对于笔记本来说，电池的使用时间也越长。Intel和AMD对TDP功耗的含义并不完全相同。AMD的的CPU集成了内存控制器，相当于把北桥的部分发热量移到CPU上了，因此两个公司的TDP值不是在同一个基础上，不能单纯从数字上比较。另外，TDP值也不能完全反映CPU的实际发热量，因为现在的CPU都有节能技术，实际发热量显然还要受节能技术的影响，节能技术越有效，实际发热量越小。 TDP功耗可以大致反映出CPU的发热情况，实际上，制约CPU发展的一个重要问题就是散热问题。温度可以说是CPU的杀手，显然发热量低的CPU设计有望达到更高的工作频率，并且在整套计算机系统的设计、电池使用时间乃至环保方面都是大有裨益。目前的台式机CPU，TDP功耗超过100W基本是不可取的，比较理想的数值是低于50W。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条
|