1) asynchronous binary up counter
异步二进制加法
1.
Design the asynchronous binary up-down counter by analyse the asynchronous binary up counter, and down counter,examine it by experiment.
通过对异步二进制加法,减法计数器的分析,进一步设计出既能完成加法计数又能完成减法计数的逻辑电路即可逆计数器。
2) Asynchronous decimal carry counter
异步十进制加法计数器
5) full binary adder
全二进制加法器
6) binary add circuit
二进制加法电路
补充资料:二进制算术运算
二进制算术运算
binary arithmetic operation
二.165. 原码两位索法为了提高运算速度,在1次操作中可同时考虑两位乘数,求得与两位乘数相对应的部分积,其速度比一位乘法提商1倍,规则如下: 又丫+1二oo,相当于oxX,由于是乘两位,部分积右移两位。 YIYi十1二01,相当于1火X,部分积十X,然后右移两位。 Yi丫十l=10,相当于ZxX,部分积+ZX,然后右移两位。 丫矶+;二11,相当于3KX,因为+3X的实现有困难,所以用4X一X来代替,在本步中只执行一X,用一个欠账触发器记下欠赚G,下一步再补上本步的+4X,由于本步执行一X后部分积要右移2位,于是本步的十4X操作在下一步只要执行+X就可以了。所以原码两位乘法所执行的操作实际上取决于乘数的最低两位Yi,丫十,和cj的值。 乘法规则如表3所示(一x用+〔一x〕补来代替,被乘数与部分积取3个符号位)。 表3原码两位乘法 c.认Yi+,{’l.操作部分积右移2位,工G=0部分积+X,然后右移2位,里10q=0部分积十ZX,然后右移2位,置q=0部分积一X,然后右移2位,置ci=1部分积十X,然后右移2位,置ci=O部分积+ZX,然后右移2位,置cj二0部分积一X,然后右移2位,置q=1部分积右移2位,置砚=1 补码两位乖法将补码一位乘法的布思算法与原码两位乘法结合起来,可推导出补码两位乘法的规则。 多位乘法可在两位乘法的基础上实现多位乘法,或采用阵列乘法器进一步提高运算速度。 定点小数除法运算根据操作数表示方式的不同,可分为原码除法和补码除法。原码一位除法具体实现时又可采用恢复余数法或加减交替法。为了提高运算速度,还可采用跳0跳1法和迭代法等。 除法运算与乘法运算相似,将n位除法操作转换成若干次加减及左移操作,可用硬件或软件实现。 原码一位除法:数值部分相除,符号位相加。现将恢复余数法与加减交替法的运算规则叙述如下: 俄复余数法被除数减去除数,如果够减(余数为正或0),为滋出;如果不够减(余数为负),商0,并加上除数(恢复余数),被除数左移一位。以后遵循下列规则操作:余数减去除数,如果够减(余数为正或0),商1,余数左移1位;如果不够减(余数为负),商0,并加上除数(恢复余数),然后余数左移1位。重复执行,直到商满足精度要求为止。当操作数的数值部分为n位时,一般重复执行n次。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条