1) scalable multiplier
可扩展乘法器
2) scalable modular multiplier
可扩展模乘器
3) method of multiplier-enlargement
扩展乘数法
1.
By using of the method of multiplier-enlargement, discusses the asymptotic estimation of approximation for unbounded continuous functions of several variables by linear positive operators defined on k-dimensional Euclidean space, and gives general asymptotic formulae.
利用扩展乘数法讨论了高维欧氏空间上线性正算子改造为逼近多元无界连续函数 的渐近估计，给出了具有一般性的渐近公式。
2.
An effective method called the method of multiplier-enlargement has been put forward by Hsu Lizhi and Wang Renhong.
"扩展乘数法"是研究无界连续函数,特别是大范围无界连续函数的逼近理论的方法。
3.
By using of the method of multiplier-enlargement,this paper discusses the asymptotic estimation of approximation of multivariate unbounded continuous functions with positive linear operators,and gives general asymptotic formulae.
利用扩展乘数法讨论了多元线性正算子改造为逼近多元无界连续函数的渐近估计 ,给出了具有一般性的渐近公式 作为实例 ,研究了多元非乘积型的Landau多项式算子逼近多元无界连续函数的渐近估计式 ,推广了前人的若干结
4) unextendible product basis
不可扩展乘积基
1.
A novel quantum key distribution scheme with unextendible product basis and exact entanglement basis;
一种新的利用不可扩展乘积基和严格纠缠基的量子密钥分配方案
5) scalable router
可扩展路由器
1.
This paper presents a survey on the study of the scalable router and proposes a hierarchical model based on the study of the architecture and models of the scalable router.
对可扩展路由器的研究现状进行了综述,并在可扩展路由器体系结构和模型研究的基础上提出其分层模型,将可扩展路由器"自底向顶"地划分为互连结构和数据交换层,路由查找层、标准接口层、分布式操作系统层、分布式路由行为层和单映像管理层6层,并综述了每层的研究进展。
2.
This result strongly supports the design of scalable routers.
与现有的研究结果相比,所提出的等分带宽上、下界在精度上有了较大的提高,这为可扩展路由器的性能评估提供了有力的支持。
6) extensible router
可扩展路由器
1.
Design and Implementation of Extensible Router BQ5000;
可扩展路由器BQ5000的设计与实现
2.
BQ2800 is a router based SBER, a software architecture extensible router.
BQ2 8 0 0是基于可扩展路由器软件体系结构 SBER设计的路由器 。
补充资料：乘法器
乘法器
multiplier
句场a1bla2比a3场a3场十a3场a2坛al场a0比巧氏P，P;叭几PIPO图3 4K4位乘模块的逻辑阵列c卜engfaqi乘法器(multiPlier)对以数字形式表示的两个或多个n位数求积的一种运算电路。早期乘法器求积的过程与手算的过程相似，即每次检查乘数中的一位，当被检查的乘数位为1时将被乘数与部分积的前n位相加，为0时不相加，每完成一次这样的过程部分积向右移一位(见图1)。这种乘法器(见图2)一般是利用运算器中的加法电路，再增加一个被乘数寄存器和一个控制相乘次数的控制计数器，手算乘法器乘数 1101(洲X)0000部分积只1001 1101乘数为1，加被乘数 1 101 1101伽〕《洲) 0000 01101以刃右移 以洲洲)0011 0100乘数为0，右移— 1101 0001 1010乘数为0，右移一01110101 1101乘数为1，加被乘数 1 110 1010 0111 0101右移1 0 01图1两个4位二进制数相乘部分乘积乘数寄存器被乘数寄存器右移加法器 图2二进制定点乘的基本结构用加法器右斜送结果至累加器的方法实现右移。控制计数器记录加和移位次数，鉴别乘过程是否结束。乘数右移后检查末位是否为1。是1，加被乘数;是0，不加被乘数。乘操作完毕时得到双字长乘积。这种乘法器的求积速度较慢。为加快乘法速度，在60年代中期出现了许多改进方案，如多位扫描技术、乘数再编码技术等，至今仍被广泛采用。多位扫描技术采用每次检查乘数位中的两位或更多位的办法来减少加一移次数;乘数再编码技术采用冗余的带符号数位的编码来代替普通的乘数位，使在乘数中出现一申0或1时仅执行移位而减少了乘法中执行加操作的次数。这两项技术能在完成两个n位数乘法中将所需的加操作次数减少到图示算法的n/2或n/3，两次加操作之间的平均移位长度增加到2或30 随着大规模集成电路的发展，出现了多种高速并行乘法器模块或阵列乘法器。图3示出了用多个全加器FA组成的4x4位乘模块的设计原理。除此以外，还出现了一些专用的乘法器芯片(16x16位或32 x 32位)。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条