可视化的硬件描述语言,Visual HDL,音标,读音,翻译,英文例句,英语词典

您的位置：首页 -> 词典 -> 可视化的硬件描述语言

1) Visual HDL 点击朗读

可视化的硬件描述语言

2) VHDL

可视化硬件描述语言

The mixed design method by schematics and VHDL is used to design the driving circuit in Xilinx ISE 7.

介绍了一种面阵CCD图像传感器VCCD512H,分析了其驱动时序信号,选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用原理图和可视化硬件描述语言(VHDL)相结合的方法设计了其驱动时序,针对Xilinx公司的可编程逻辑器件XC9572进行适配,采用EDA软件对所设计的时序进行了仿真。

In particular,high frame rate CA-D6 driving timing is designed and implemented by mixed designing method composed of ECS and VHDL which are input design methods embedded in FPGA/CPLD designing tool ISE.

分析比较了进行时序设计的几种常用方法,着重介绍了如何利用XILINX综合工具ISE的两种输入设计方法VHDL(可视化硬件描述语言)和ECS(原理图编辑器)相结合来设计以及实现高帧频摄像头CA-D6的驱动时序,并给出了时序仿真结果。

3) VHDL Visual Hardware Description Language 点击朗读

视觉硬件描述语言

4) VHDL

硬件描述语言(VHDL)

5) HDL

硬件描述语言

Implementation of Viterbi Decoding With Verilog HDL; 点击朗读

用Verilog硬件描述语言实现Viterbi译码

Building of HDL MP3 Decoder′s Test Bench and IP Core Reuse; 点击朗读

基于硬件描述语言的MP3解码器仿真平台的搭建以及IP Core的重用

Designing Digital-Calculagraph By Verilog HDL; 点击朗读

用Verilog硬件描述语言设计数字计时器

更多例句>>

6) verilog HDL 点击朗读

Verilog硬件描述语言

This article analyzes the theory of power consumption in digital circuit, writes a power consumption model in gate level using Verilog HDL according to the theory, and applies this model into three different structured adders.

对数字电路中的功耗产生机理进行了分析 ,根据此原理 ,利用 Verilog硬件描述语言编写了一个门级功耗模型 ,并将他应用到 3种不同结构的加法器中 ,分别测量其功耗 ,分析了功耗大小不同的原因。

Then, the thesis gives design details of all the major modules of the JPEG decoder which is implemented using Verilog HDL also with the simulation waveforms and the implementing results after the JPEG decoding algorithm was studied deeply.

采用了Verilog硬件描述语言对JPEG基本模式硬件解码器的各主要模块进行设计实现,并给出了功能仿真波形图及测试结果。

The endpoints controller is designed in Verilog HDL for USB2. 点击朗读

采用Verilog硬件描述语言设计了用于USB2。

更多例句>>

补充资料：图像描述语言

　　用于描述图像的一种形式语言。这种语言的句子用表示基元（见模式文法）的终止符、连接算符和括号组成的链表示，它是1969年由C.肖建立的。首先在每个基元上选定两个不同的点，分别标记为头(h)和尾(t)，然后规定一个一元算符～和一组二元算符{+,-,×,*}，使基元或子模式可在头、尾处连接起来。这些算符的意义如图1。～a是将a的头尾颠倒;a+b是将b的尾与a的头连接；a-b是将b的头与a的头连接;a×b是将b的尾与a的尾连接；a*b是将b的头和尾分别与 a的头和尾连接。四种连接运算所得结果的头和尾都分别是b的头和a的尾。例如,图2上方ɑ，b，c，d表示基元，那么，其下方的图像可以由(b+(b-c)+c+d+(d×(～b))+(～b))*(a+(b+a+(～b))*a+a)描述。设V_T＝｛b|b为基元｝∪{+,-,×,*,～,(,)}，则以V_T为终止符集的适当的短语结构文法，能够生成图像描述语言。例如，上下文无关文法G＝({S，A，B},{ɑ，b,+,×,(,)},P，S),其中P＝{S─→B+(B+A)×(A),A─→a+A，A─→ɑ，B─→b+B，B─→b},可以用来对各种尺寸的字符进行描述。图像描述语言可以用链表示某些二维图像，所以在句法模式识别中得到较多的应用。　　参考书目
　　　K.S.Fu，Syntactic Pattern Recognition　and Applications，Prentice-Hall，Englewood Cliffs, N.J.,1982.
　　

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

参考词条

硬件描述语言Verilog 硬件描述语言(HDL) 硬件描述语言(CUPL)

硬件描述语言VHDL VHDL硬件描述语言

说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
	您的位置：首页 -> 词典 -> 可视化的硬件描述语言 1) Visual HDL 可视化的硬件描述语言 2) VHDL 可视化硬件描述语言 1. The mixed design method by schematics and VHDL is used to design the driving circuit in Xilinx ISE 7. 介绍了一种面阵CCD图像传感器VCCD512H,分析了其驱动时序信号,选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用原理图和可视化硬件描述语言(VHDL)相结合的方法设计了其驱动时序,针对Xilinx公司的可编程逻辑器件XC9572进行适配,采用EDA软件对所设计的时序进行了仿真。 2. In particular,high frame rate CA-D6 driving timing is designed and implemented by mixed designing method composed of ECS and VHDL which are input design methods embedded in FPGA/CPLD designing tool ISE. 分析比较了进行时序设计的几种常用方法,着重介绍了如何利用XILINX综合工具ISE的两种输入设计方法VHDL(可视化硬件描述语言)和ECS(原理图编辑器)相结合来设计以及实现高帧频摄像头CA-D6的驱动时序,并给出了时序仿真结果。 3) VHDL Visual Hardware Description Language 视觉硬件描述语言 4) VHDL 硬件描述语言(VHDL) 5) HDL 硬件描述语言 1. Implementation of Viterbi Decoding With Verilog HDL; 用Verilog硬件描述语言实现Viterbi译码 2. Building of HDL MP3 Decoder′s Test Bench and IP Core Reuse; 基于硬件描述语言的MP3解码器仿真平台的搭建以及IP Core的重用 3. Designing Digital-Calculagraph By Verilog HDL; 用Verilog硬件描述语言设计数字计时器更多例句>> 6) verilog HDL Verilog硬件描述语言 1. This article analyzes the theory of power consumption in digital circuit, writes a power consumption model in gate level using Verilog HDL according to the theory, and applies this model into three different structured adders. 对数字电路中的功耗产生机理进行了分析 ,根据此原理 ,利用 Verilog硬件描述语言编写了一个门级功耗模型 ,并将他应用到 3种不同结构的加法器中 ,分别测量其功耗 ,分析了功耗大小不同的原因。 2. Then, the thesis gives design details of all the major modules of the JPEG decoder which is implemented using Verilog HDL also with the simulation waveforms and the implementing results after the JPEG decoding algorithm was studied deeply. 采用了Verilog硬件描述语言对JPEG基本模式硬件解码器的各主要模块进行设计实现,并给出了功能仿真波形图及测试结果。 3. The endpoints controller is designed in Verilog HDL for USB2. 采用Verilog硬件描述语言设计了用于USB2。更多例句>> 补充资料：图像描述语言　　用于描述图像的一种形式语言。这种语言的句子用表示基元（见模式文法）的终止符、连接算符和括号组成的链表示，它是1969年由C.肖建立的。首先在每个基元上选定两个不同的点，分别标记为头(h)和尾(t)，然后规定一个一元算符～和一组二元算符{+,-,×,}，使基元或子模式可在头、尾处连接起来。这些算符的意义如图1。～a是将a的头尾颠倒;a+b是将b的尾与a的头连接；a-b是将b的头与a的头连接;a×b是将b的尾与a的尾连接；ab是将b的头和尾分别与 a的头和尾连接。四种连接运算所得结果的头和尾都分别是b的头和a的尾。例如,图2上方ɑ，b，c，d表示基元，那么，其下方的图像可以由(b+(b-c)+c+d+(d×(～b))+(～b))(a+(b+a+(～b))a+a)描述。设V_T＝｛b\|b为基元｝∪{+,-,×,,～,(,)}，则以V_T为终止符集的适当的短语结构文法，能够生成图像描述语言。例如，上下文无关文法G＝({S，A，B},{ɑ，b,+,×,(,)},P，S),其中P＝{S─→B+(B+A)×(A),A─→a+A，A─→ɑ，B─→b+B，B─→b},可以用来对各种尺寸的字符进行描述。图像描述语言可以用链表示某些二维图像，所以在句法模式识别中得到较多的应用。　　参考书目　　　K.S.Fu，Syntactic Pattern Recognition　and Applications，Prentice-Hall，Englewood Cliffs, N.J.,1982. 　　说明：*补充资料仅用于学习参考，请勿用于其它任何用途。参考词条硬件描述语言Verilog 硬件描述语言(HDL) 硬件描述语言(CUPL)

©2011 dictall.com