自对准栅,Self Aligned gates,在线英语词典,英文翻译,专业英语

1) Self Aligned gates

自对准栅

2) Self-antithesis

自对

Self-antithesis Technique Generally Applied, but Its Limitation should be Correctly Grasped;

补工显巧应用广,循规蹈矩亦有度——浅论对联创作与欣赏中的自对技巧

3) self couplet

“自对”

This article gives a detailed analysis on the “mutual couplet” and “self couplet” in the works of couplet written on scrolls.

本文以一副长联起篇 ,详细列举分析了楹联作品中的“互对”与“自对”手法 ,重点阐释了“自对”手法在古今楹联作品中的运

4) Self-Alignment

自对中

5) self-aligned

自对准

Design of a double poly-silicon self-aligned PNP transistor for C-bipolar technology;

一种适用于互补双极技术的双层多晶硅自对准PNP晶体管的设计

Aiming at improving accuracy of photoetching technology in conventional double-mesa process,this article introduced buried-metal layers and developed silicon based buried-metal self-aligned process in order to increase the mesa area utilization efficiency.

为了改善传统的双台面工艺受光刻设备和工艺精度限制这一缺陷,引入了掩埋金属自对准工艺。

The groove-gate MOSFETs with 140nm channel length fabricated with a self-aligned process are tested,and the results effectively show the superiority of the groove-.

对自对准工艺下成功投片所得沟道长度为140nm的槽栅器件进行测量,结果有力地证明了槽栅器件较平面器件的优越性。

6) self-dual code

自对偶码

In the last ten or more years,the cyclic codes and self-dual codes over finite rings have become a hot issue for coding theorists.

多年来,有限环上的循环码和自对偶码一直是编码研究者所关心的热点问题。

2) C(1) is self-dual quaternary code if C is self-dual code and of the type 8(n/2

研究了Z8-码的重量计数器以及广义的MacWilliams恒等式,同时研究了两个与Z8-码C相关的码C(1)和C(2)的特性,得到了如下结论:若Z8-码C是自正交的,则C(1)和C(2)是自正交的四元码;若Z8-码C是类型为8n2的自对偶码,则C(1)是自对偶四元码。

Automorphism groups of self-orthogonal code A7 and self-dual code A8 were studied in paper [1] and [2].

文献[1]和[2]研究了自正交码A7和A8自对偶码的自同构群。

参考词条

自对偶图自对偶性拟自对偶自对虾 [自]对手树自对偶与反自对偶自对偶编码自对准工艺垂直自对准人体装甲临时存储表

补充资料：自对准技术

　　微电子技术中利用元件、器件结构特点实现光复印自动对准的技术。早期的 MOS集成电路采用的是铝栅工艺,首先在硅单晶片上热氧化生长一层二氧化硅膜,经第一次光刻,在二氧化硅膜上刻蚀出源和漏扩散窗口,用扩散法形成源和漏扩散区 (图1a)，接着在硅片上形成新的二氧化硅层；再经过第二次光刻，刻蚀出栅区，生长栅氧化层；然后，经光刻刻出引线孔，完成蒸铝和刻铝等后工序;最后形成MOS晶体管。因为栅区必须在源和漏扩散区正中间，并需要稍覆盖源区和漏区，第二次光刻以及形成铝栅电极的那步光刻，都必须和第一次光刻的位置精确对准(图1b)。否则,栅区与源区或漏区就可能衔接不上，使沟道断开（图1c），致使MOS晶体管无法工作。因此，设计这类晶体管时往往让栅区宽度（栅氧化膜及其上的铝栅电极两者）比源和漏扩散区的间距要大一些，光刻时使栅区的两端分别落在源和漏扩散区上并有一定余量，由此便产生了较大的栅对源、漏的覆盖电容，使电路的开关速度降低。
　　
　　
　　随硅栅工艺的发展，已实现栅与源和漏的自对准。这种工艺是先在生长有栅氧化膜的硅单晶片上淀积一层多晶硅，然后在多晶硅上刻蚀出两个扩散窗口，杂质经窗口热扩散到硅单晶片内，形成源和漏扩散区（图2），同时形成导电的多晶硅栅电极，其位置自动与源和漏的位置对准。按照这种自对准工艺，栅与源和漏的覆盖由杂质侧向扩散完成，比铝栅工艺的覆盖电容要小很多。采用离子注入掺杂工艺的杂质侧向扩散更小，用它代替硅栅工艺中的热扩散工艺，能进一步减小栅对源和漏的覆盖电容。此外，在铝栅工艺中，即使铝栅电极比沟道短，也可增加一步离子注入工艺填充栅区旁的未衔接部分，实现自对准（图3）,借以减小寄生电容,可提高MOS集成电路的开关速度和工作频率,同时也减小器件尺寸而提高电路的集成度。　　在双极型晶体管及其集成电路的制造中，也多采用自对准工艺。例如，用微米级线宽的多晶硅发射极作掩模，再扩散杂质形成浓基区，以实现发射极与基区的自对准。又如超自对准工艺的主要工序是用通常方法完成基区掺杂后，在硅片上淀积一层未掺杂多晶硅，氧化掉不必要的部分。在整个芯片上淀积氮化硅膜层和二氧化硅膜层。除发射区和集电极接触孔外，其他部位的二氧化硅膜全腐蚀掉。以二氧化硅膜作掩模，把硼注入到未掺杂多晶硅内，然后腐蚀掉氮化硅（稍微过腐蚀一点）。再采用选择腐蚀法把未掺杂多晶硅腐蚀去，暴露的基区宽度小于1微米。采用热氧化，同时形成P⁺⁺区。去掉氮化硅，不用掩模进行硼注入，自对准形成P⁺基区。再在多晶硅发射极中掺入砷，扩散形成发射区。其他后续工序与通常的双极型集成电路工艺相同。用这种方法制成的双极型晶体管，实现了多晶硅发射极与P⁺基区的自对准,有较小的基区电阻和较小的发射极－基极结电容,多晶硅发射极和多晶硅基极间距小于1微米,提高了双极型集成电路的速度，也提高了电路的集成度。用这种技术已制成存取时间为2.7纳秒发射极耦合逻辑电路的1千位随机存储器。
　　

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

首页 \| 翻译 \| 影视 \| 论坛 \| 索引自对偶自对偶圈自对准CuSiN 全自对准自对偶点自对偶场

1) Self Aligned gates 自对准栅 2) Self-antithesis 自对 1. Self-antithesis Technique Generally Applied, but Its Limitation should be Correctly Grasped; 补工显巧应用广,循规蹈矩亦有度——浅论对联创作与欣赏中的自对技巧 3) self couplet “自对” 1. This article gives a detailed analysis on the “mutual couplet” and “self couplet” in the works of couplet written on scrolls. 本文以一副长联起篇 ,详细列举分析了楹联作品中的“互对”与“自对”手法 ,重点阐释了“自对”手法在古今楹联作品中的运 4) Self-Alignment 自对中 5) self-aligned 自对准 1. Design of a double poly-silicon self-aligned PNP transistor for C-bipolar technology; 一种适用于互补双极技术的双层多晶硅自对准PNP晶体管的设计 2. Aiming at improving accuracy of photoetching technology in conventional double-mesa process,this article introduced buried-metal layers and developed silicon based buried-metal self-aligned process in order to increase the mesa area utilization efficiency. 为了改善传统的双台面工艺受光刻设备和工艺精度限制这一缺陷,引入了掩埋金属自对准工艺。 3. The groove-gate MOSFETs with 140nm channel length fabricated with a self-aligned process are tested,and the results effectively show the superiority of the groove-. 对自对准工艺下成功投片所得沟道长度为140nm的槽栅器件进行测量,结果有力地证明了槽栅器件较平面器件的优越性。 6) self-dual code 自对偶码 1. In the last ten or more years,the cyclic codes and self-dual codes over finite rings have become a hot issue for coding theorists. 多年来,有限环上的循环码和自对偶码一直是编码研究者所关心的热点问题。 2. 2) C(1) is self-dual quaternary code if C is self-dual code and of the type 8(n/2 研究了Z8-码的重量计数器以及广义的MacWilliams恒等式,同时研究了两个与Z8-码C相关的码C(1)和C(2)的特性,得到了如下结论:若Z8-码C是自正交的,则C(1)和C(2)是自正交的四元码;若Z8-码C是类型为8n2的自对偶码,则C(1)是自对偶四元码。 3. Automorphism groups of self-orthogonal code A7 and self-dual code A8 were studied in paper [1] and [2]. 文献[1]和[2]研究了自正交码A7和A8自对偶码的自同构群。参考词条自对偶图自对偶性拟自对偶自对虾 [自]对手树自对偶与反自对偶自对偶编码自对准工艺垂直自对准人体装甲临时存储表补充资料：自对准技术　　微电子技术中利用元件、器件结构特点实现光复印自动对准的技术。早期的 MOS集成电路采用的是铝栅工艺,首先在硅单晶片上热氧化生长一层二氧化硅膜,经第一次光刻,在二氧化硅膜上刻蚀出源和漏扩散窗口,用扩散法形成源和漏扩散区 (图1a)，接着在硅片上形成新的二氧化硅层；再经过第二次光刻，刻蚀出栅区，生长栅氧化层；然后，经光刻刻出引线孔，完成蒸铝和刻铝等后工序;最后形成MOS晶体管。因为栅区必须在源和漏扩散区正中间，并需要稍覆盖源区和漏区，第二次光刻以及形成铝栅电极的那步光刻，都必须和第一次光刻的位置精确对准(图1b)。否则,栅区与源区或漏区就可能衔接不上，使沟道断开（图1c），致使MOS晶体管无法工作。因此，设计这类晶体管时往往让栅区宽度（栅氧化膜及其上的铝栅电极两者）比源和漏扩散区的间距要大一些，光刻时使栅区的两端分别落在源和漏扩散区上并有一定余量，由此便产生了较大的栅对源、漏的覆盖电容，使电路的开关速度降低。　　　　　　随硅栅工艺的发展，已实现栅与源和漏的自对准。这种工艺是先在生长有栅氧化膜的硅单晶片上淀积一层多晶硅，然后在多晶硅上刻蚀出两个扩散窗口，杂质经窗口热扩散到硅单晶片内，形成源和漏扩散区（图2），同时形成导电的多晶硅栅电极，其位置自动与源和漏的位置对准。按照这种自对准工艺，栅与源和漏的覆盖由杂质侧向扩散完成，比铝栅工艺的覆盖电容要小很多。采用离子注入掺杂工艺的杂质侧向扩散更小，用它代替硅栅工艺中的热扩散工艺，能进一步减小栅对源和漏的覆盖电容。此外，在铝栅工艺中，即使铝栅电极比沟道短，也可增加一步离子注入工艺填充栅区旁的未衔接部分，实现自对准（图3）,借以减小寄生电容,可提高MOS集成电路的开关速度和工作频率,同时也减小器件尺寸而提高电路的集成度。　　在双极型晶体管及其集成电路的制造中，也多采用自对准工艺。例如，用微米级线宽的多晶硅发射极作掩模，再扩散杂质形成浓基区，以实现发射极与基区的自对准。又如超自对准工艺的主要工序是用通常方法完成基区掺杂后，在硅片上淀积一层未掺杂多晶硅，氧化掉不必要的部分。在整个芯片上淀积氮化硅膜层和二氧化硅膜层。除发射区和集电极接触孔外，其他部位的二氧化硅膜全腐蚀掉。以二氧化硅膜作掩模，把硼注入到未掺杂多晶硅内，然后腐蚀掉氮化硅（稍微过腐蚀一点）。再采用选择腐蚀法把未掺杂多晶硅腐蚀去，暴露的基区宽度小于1微米。采用热氧化，同时形成P⁺⁺区。去掉氮化硅，不用掩模进行硼注入，自对准形成P⁺基区。再在多晶硅发射极中掺入砷，扩散形成发射区。其他后续工序与通常的双极型集成电路工艺相同。用这种方法制成的双极型晶体管，实现了多晶硅发射极与P⁺基区的自对准,有较小的基区电阻和较小的发射极－基极结电容,多晶硅发射极和多晶硅基极间距小于1微米,提高了双极型集成电路的速度，也提高了电路的集成度。用这种技术已制成存取时间为2.7纳秒发射极耦合逻辑电路的1千位随机存储器。　　说明：补充资料仅用于学习参考，请勿用于其它任何用途。
©2008 dictall.com