2) sequential control/explosive logic network
时序控制/爆炸逻辑网络
3) logical network
逻辑网络
1.
According to these characteristics,we build a network model and make a mapping between the real electric power network and geometric & logical network,which highly simplifies the complexity of data query & maintenance and network analysis.
该模型把电网的网络结构映射为几何网络和逻辑网络,实现了地理图与逻辑图的相互映射,通过引进复杂边和复杂交点技术解决了边"破碎"和点"破碎"问题,从而大大简化了查询维护和网络分析的复杂性。
2.
A novel hierarchical representation method of abstract network, logical network, is provided.
分析了客户服务管理 (CSM)的概念和功能 ,提出了一种抽象网络的层次性表示方法 :逻辑网络 ,并对其结构、属性、计算以及CSM管理模型进行了研究 。
3.
The definition,attribute,structure and computing mothed of the logic network is discussed,the architecture of logical network based on CSM system is studied;The presentation and access of CSM-MIB which is implemented using distributed objects is completed.
提出了一种抽象网络的层次性表示方法:逻辑网络。
5) Network Logic
网络逻辑
6) sequential logic
时序逻辑
1.
Through three typical instances,this paper analyzes the influence of well-site power supply frequency on variable density logging signals,and explains the causes for abnormal phenomena of the sequential logic signal.
文章就变密度仪在野外使用中 ,井场电源频率对测井信号的影响 ,通过三种典型情况 ,从理论上进行了分析 ,阐明了时序逻辑信号发生异常的原因 ,并对时序逻辑控制电路进行改进 ,改进后的电路在室内模拟检测和野外测井都证明采取的措施是有效的。
2.
The paper specifies four design methods through the corresponding example in the paper,including sequential logic design,condition table design,sequential control design and empirical design.
在PLC系统应用中,梯形图的程序设计往往是最主要的问题,通过相应的实例论述梯形图程序的4种设计方法:时序逻辑设计法、状态表设计法、顺序控制设计法及经验设计法。
3.
By dividing RTL description into combinational logic and sequential logic, the method reuses the combinational logic synthesis and sequential logic synthesis in the controller synthesis, thus reducing the time used in developing RTL synthesis.
提出一种通过将RTL描述划分为时序逻辑与组合逻辑后 ,重用控制器综合中的组合逻辑综合和时序逻辑综合实现 RTL综合的方法 。
补充资料：时序逻辑
时序逻辑
sequential logic
sh}火日luoJ-时序逻辑(sequential logie)输出不但和当前输人的逻辑值有关，而且和在此以前曾经输人过的逻辑值有关的逻辑系统。具有这种逻辑关系的电路，称为时序逻辑电路，简称时序电路。它至少包含一个存储元件。计算机中的寄存器、程序计数器等电路都是时序电路。 时序电路的框图见图1。有组合电路(见组合逻 12份2 22xlxZ翔辑)和存储电路两部分。存储电路是能存储信息的器件，可以是触发器，也可以是有时延的反馈，其作用是保存与过去输人有关的信息。 图中，x:，x:，…，┌─────┐ │组合电路二├──┐└─────┤)价 │┌─────┤ ││存储电路 ├──┘└─────┘ 图1时序电路框图二。是时序电路的外部输人;Z:，Z:，…，2二是它的外部输出;Yl，Y:，…，又是存储电路的输人，yl，yZ，…，多是存储电路的输出，也反馈给组合电路的输人。有如下两个时序函数表达式 Z一关(x:，x:，…，x，;yl，yZ，…，yr)(i一1，Z，…，m) Y=g(xl，￡:，…，二，;夕:，夕:，…，夕。)(i一1，2，…，r) Z、称为输出函数，Y*称为控制函数或激励函数。 时序电路中有一个极为重要的概念是状态，并可分为内部状态和外部状态。内部状态由y，(i一1，2，…，r)给出，外部状态由Z，(乞一1，2，…，m)给出。若单指状态，指的是内部状态。 分类时序电路分为同步时序电路和异步时序电路两大类。异步时序电路又进一步分为脉冲异步时序电路和电平异步时序电路。 (1)同步时序电路。在输人中有一个专门的定时信号(称为时钟)，对状态变量进行瞬时取样来控制电路的动作。它的存储电路用触发器。图2(a)是一个同步时序电路，其中CP是定时信号。同步时序电路的输人可以是脉冲也可以是电平，对研究电路的行为来说，这两者没有差别。描述同步时序电路的逻辑工具是状态表和状态图，见图2(b)和图2(C)。状态表把时序电路的输人、输出、现态(目前状态)、次态(下一状态)用表格形式反映出来，说明输人和输出之间的逻辑关系，并表明状态之间的转移规律。状态图通常由状态表推出，更直观易读。状态图中小圆圈及其内的字母或数字表示状态，如q:状态，有向箭头表示状态转换方向，并在有向线上标注x/Z，表示在二输人情况下输出为Z，如1/o表示输入为“1”，输出为“o，，。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条