|
说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
|
|
您的位置: 首页 -> 词典 -> 核心(路由器)状态无关
1) Stateless core
核心(路由器)状态无关
2) Greedy Perimeter Stateless Routing (GPSR)
贪心法周边无状态路由
3) core router
核心路由器
1.
Analysis and discussion on developing trend of core router;
核心路由器的发展趋势分析与探讨
2.
Application of core router-based ant algorithm in larger scale network;
基于核心路由器的蚂蚁算法在大规模网络中的应用
3.
Research on Scheme of the Core Router Based on the Network Processor;
基于网络处理器构建的核心路由器方案研究
4) core-stateless
核心无状态
1.
Virtual delay vector-based core-stateless packet scheduling architecture;
基于虚拟延迟矢量的核心无状态分组调度框架DVRS
2.
A new core-stateless packet scheduling algorithm,VCSVC(G)(vector core-stateless virtual clock),is proposed.
提出一种新的核心无状态分组调度算法VCSVC(G)(vector core-stateless virtual clock)。
3.
Under the framework of the CSFQ algorithm,while change its designing rule from the fair allocation of flow rates to that of the utility functions representing the user demands,we proposed a core-stateless user fair queueing algorithm-CSUFQ.
在对"流"公平的CSFQ(Core-Stateless Fair Queueing)算法基础上进行改进,将算法设计思想由对流速率的公平分配改为对表征用户需求的效用函数的公平分配,从而提出一种对用户公平的核心无状态队列管理算法(Core-Stateless User Fair Queueing,CSUFQ),该算法能近似实现边界及核心路由器上对用户需求的最大最小公平,仿真实验证明了其效果。
5) core stateless
核心无状态
1.
A core stateless virtual clock-based scheduling algorithm applied to DiffServ;
用于DiffServ的核心无状态的虚拟时钟调度算法
2.
Proposed a new core stateless packet scheduling algorithm that can allocate accurate reserved bandwidth to each flow at each traversed node,called VCSVC(Vector Core Stateless Virtual Clock).
提出一种新的核心无状态调度策略VCSVC(V ector Core S tate less V irtua l C lock),可实现与VC相同的延迟特性,并提供逐点精确的基本(预留)带宽保证。
6) Optical core router
光核心路由器
补充资料:处理器核心
核心(Die)又称为内核,是CPU最重要的组成部分。CPU中心那块隆起的芯片就是核心,是由单晶硅以一定的生产工艺制造出来的,CPU所有的计算、接受/存储命令、处理数据都由核心执行。各种CPU核心都具有固定的逻辑结构,一级缓存、二级缓存、执行单元、指令级单元和总线接口等逻辑单元都会有科学的布局。 为了便于CPU设计、生产、销售的管理,CPU制造商会对各种CPU核心给出相应的代号,这也就是所谓的CPU核心类型。 不同的CPU(不同系列或同一系列)都会有不同的核心类型(例如Pentium 4的Northwood,Willamette以及K6-2的CXT和K6-2+的ST-50等等),甚至同一种核心都会有不同版本的类型(例如Northwood核心就分为B0和C1等版本),核心版本的变更是为了修正上一版存在的一些错误,并提升一定的性能,而这些变化普通消费者是很少去注意的。每一种核心类型都有其相应的制造工艺(例如0.25um、0.18um、0.13um以及0.09um等)、核心面积(这是决定CPU成本的关键因素,成本与核心面积基本上成正比)、核心电压、电流大小、晶体管数量、各级缓存的大小、主频范围、流水线架构和支持的指令集(这两点是决定CPU实际性能和工作效率的关键因素)、功耗和发热量的大小、封装方式(例如S.E.P、PGA、FC-PGA、FC-PGA2等等)、接口类型(例如Socket 370,Socket A,Socket 478,Socket T,Slot 1、Socket 940等等)、前端总线频率(FSB)等等。因此,核心类型在某种程度上决定了CPU的工作性能。 一般说来,新的核心类型往往比老的核心类型具有更好的性能(例如同频的Northwood核心Pentium 4 1.8A GHz就要比Willamette核心的Pentium 4 1.8GHz性能要高),但这也不是绝对的,这种情况一般发生在新核心类型刚推出时,由于技术不完善或新的架构和制造工艺不成熟等原因,可能会导致新的核心类型的性能反而还不如老的核心类型的性能。例如,早期Willamette核心Socket 423接口的Pentium 4的实际性能不如Socket 370接口的Tualatin核心的Pentium III和赛扬,现在的低频Prescott核心Pentium 4的实际性能不如同频的Northwood核心Pentium 4等等,但随着技术的进步以及CPU制造商对新核心的不断改进和完善,新核心的中后期产品的性能必然会超越老核心产品。 CPU核心的发展方向是更低的电压、更低的功耗、更先进的制造工艺、集成更多的晶体管、更小的核心面积(这会降低CPU的生产成本从而最终会降低CPU的销售价格)、更先进的流水线架构和更多的指令集、更高的前端总线频率、集成更多的功能(例如集成内存控制器等等)以及双核心和多核心(也就是1个CPU内部有2个或更多个核心)等。CPU核心的进步对普通消费者而言,最有意义的就是能以更低的价格买到性能更强的CPU。 在CPU漫长的历史中伴随着纷繁复杂的CPU核心类型,以下分别就Intel CPU和AMD CPU的主流核心类型作一个简介。主流核心类型介绍(仅限于台式机CPU,不包括笔记本CPU和服务器/工作站CPU,而且不包括比较老的核心类型)。 相关术语:
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条
|