1) sequential logic circuit design
时序电路设计
1.
MDS-An efficient way of sequential logic circuit design;
通用教材《数字电子技术》中介绍的传统的时序电路设计方法——状态表及状态图法过于简单,很难满足较复杂电路的设计要求。
2) general sequence circuit design
一般时序电路设计
1.
The position and function of teaching contents about "general sequence circuit design" are analyzed in the course of Digital Circuits and Logic Design,the explanation for teaching contents is perfected,and the limitation of traditional teaching method for designing complex electric circuits is pointed out.
分析了“数字电路与逻辑设计”课程中“一般时序电路设计”的内容的地位与作用,指出传统教学方法在设计较复杂电路时的局限性,为此完善了教材[1]对该部分内容的讲解,同时设计了一种基于A ctive-HDL 6。
3) design of synchronous time sequence logic circuits
同步时序逻辑电路设计
1.
The article studies algebraic theory assistant design in the key step of design of synchronous time sequence logic circuits use of.
本文对数字逻辑电路关于同步时序逻辑电路设计的关键步骤中 ,引入代数理论辅助设计作了一些探讨 ,并用实例表明这样的努力使设计过程得到了大大的简
4) the design of the pulse asynchronous time sequencing logic circuit
脉冲异步时序逻辑电路设计
6) Sequence circuit
时序电路
1.
Sequence circuit test patterns always have redundancy.
时序电路测试生成算法产生的向量存在冗余。
2.
The paper introduces a simple and direct method of simplifying logic function by making use of Karnaugh map in designing sequence circuit.
介绍了在时序电路设计中应用卡诺图进行逻辑函数化简时的一种简捷方法，按本方法化简设计出的电路可以满足所用触发器和门电路数目最少以及触发器和门电路输入端数目最少的“最简”要求。
3.
And applies this method to the sequence circuit.
介绍了常用于组合逻辑电路故障检测的特征分析法,并将这种方法应用于时序电路。
补充资料：集成电路版图设计规则
集成电路版图设计规则的作用是保证电路性能，易于在工艺中实现，并能取得较高的成品率。版图设计规则通常包括两个主要方面：①规定图形和图形间距的最小容许尺寸；②规定各分版间的最大允许套刻偏差。
集成电路制作中，各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10块分版。每一块分版是一组专门设计的图形的集合，整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计，是把电路的元件、器件和互连线图形化，用它来控制制备工艺，使集成电路获得预期的性能、功能和效果。例如，增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是：
有源区条宽与间距
6μm/6μm
多晶硅条宽与间距
8μm/6μm
接触孔尺寸
6μm×6μm
铝连线条宽与间距
6μm/6μm
多晶硅-有源区套刻量(ɑ)
2μm
多晶硅出头长度(b)
4μm
接触孔-有源区套刻量(c)
2μm
接触孔-有源区上多晶硅套刻量(d) 4μm
接触孔-隔离区上多晶硅套刻量(e) 2μm
铝连线-接触孔套刻量(f)
2μm
不同类型的集成电路所需要的分版数不同，具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平（如工艺加工中,图形尺寸侧向变化量和控制）；②避免寄生效应对集成电路的功能与电学性能的有害影响。
通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量，是集成电路工艺技术水平的一种标志。
集成电路制作中，各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10块分版。每一块分版是一组专门设计的图形的集合，整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计，是把电路的元件、器件和互连线图形化，用它来控制制备工艺，使集成电路获得预期的性能、功能和效果。例如，增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是：
有源区条宽与间距
6μm/6μm
多晶硅条宽与间距
8μm/6μm
接触孔尺寸
6μm×6μm
铝连线条宽与间距
6μm/6μm
多晶硅-有源区套刻量(ɑ)
2μm
多晶硅出头长度(b)
4μm
接触孔-有源区套刻量(c)
2μm
接触孔-有源区上多晶硅套刻量(d) 4μm
接触孔-隔离区上多晶硅套刻量(e) 2μm
铝连线-接触孔套刻量(f)
2μm
不同类型的集成电路所需要的分版数不同，具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平（如工艺加工中,图形尺寸侧向变化量和控制）；②避免寄生效应对集成电路的功能与电学性能的有害影响。
通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量，是集成电路工艺技术水平的一种标志。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条