1) DALU
数据算术逻辑单元
2) Arithmetic Logic Unit Data Flow
算术逻辑单元数据流
3) ALU
算术逻辑单元
1.
Architecture Optimization of ALU;
算术逻辑单元的优化设计
2.
Architecture Optimization of And-Or ALU;
与或结构算术逻辑单元的优化设计
3.
In addition, as the result of optimizing ALU,system resources are saved and parasitic capacitance is minimized,and the aim of reducing power consumption is achieved accordingly.
另外 ,通过对算术逻辑单元进行优化设计 ,节省了系统的资源 ,减小了电路的寄生电容 ,从而达到了降低功耗的设计目标。
4) Arithmetic and Logic Unit (ALU)
算术逻辑单元ALU
5) unit,arithmetic logic (ALU)
算术及逻辑单元
6) arithmetic logic unit
算术逻辑单元
1.
In this paper,a number of 4-bit,8-operation arithmetic logic units(ALUs) are designed using the delay-insensitive NULL convention logic paradigm,and are characterized in terms of speed and area.
设计了一个异步4位8操作码的算术逻辑单元,使用了双轨延时不敏感零协议逻辑结构,同时比较了使用流水线结构和非流水线结构以及相关的面积和速度优势。
补充资料：算术逻辑部件
算术逻辑部件
arithmetic and logic unit,ALU
suanshu luOJI bujian算术逻辑部件《arithmetic andl嘟c unit，ALU)数字计算机中执行加、减、乘、除等算术运算和执行与、或、非、异或等逻辑运算以及执行比较、移位、传送等操作的一个功能部件。最简单的二进制定点ALt〕的原理图如图1所示。累加器AC和数据寄存器1〕R中的数据可通过加法器完成加或减操作，加或减后的结果可正送、左斜送(左移)、或右斜送(右移)至AC。在执行乘法时，MQ寄存器中存放乘数，1〕R寄存器中存放被乘数;执行除法时，MQ作为商寄存器，I〕R作为除数寄存器。执行逻辑运算时，若封锁加法器的进位，即可达到求两个数的或;若在加法器的输人或输出端增设一些门电路，即可实现其它逻辑运算。此外还有控制与计数电路接收各种运算指令，并控制Al刀的运算操作。 随着算法的改进、集成电路的发展以及并行计算和流水线技术的采用，使Al_U的结构越来越复杂。如将算术运算和逻辑运算分别由两个独立的部分来承担。又如将算术运算部分进一步分为更多的运算电路，如整数运算，浮点加、减运算，浮点乘、除运算等电路，用以处理不同格式的数据或特殊算术运算函数，以有效地提高算术运算部分的速度。 ALtJ的实现及其结构与数据表示及运算方法翰入总线加积寄累分数输出 ┌──┐ │DR、│┌─┐ ┌─┐ └──┘│ │ │丁│ │ │ ├─┼─┬─┐ │ │ │ │[ │ │ │ │ ├─┼─┴─┘ │ │ ┌───┐│ │ │ │ │加法器││ │ │ │ └───┘│ │ ├─┴──────┴─┤ │tl │ └──────────┘ ┌──┐ │界. │ │「爪│ └──┘ 图1二进制定点ALU的原理图密切相关。数据表示是指数据长度、数据类型、数据的基值选择、数据的正负数等的表示。运算方法是指如何在ALU中执行算术运算。它们不仅影响月JU的实现及其硬件设计，而且对运算速度、精度和机器能表示的数据范围都有直接影响。 (梁吟藻)
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条