1) virtual component level SoC system
虚部件级SoC系统
2) SOC(System On Chip) FPGA
SOC(SystemOnChip系统级芯片)
4) System-On-Chip(SOC)
系统级芯片(SOC)
6) SOC
片上系统SoC
1.
We describe how to design and verify a SOC design based on IP.
在片上系统SOC(system on chip)设计中 ,基于IP模块的功能组装正在逐渐代替传统的功能设计而成为主流的设计方法。
补充资料：将UG里的一个装配部件输出成单个部件文件
法一：
- 关闭（turn off）FileàOptions->Load Options下"Partial Loading "选项
- 打开装配部件
- 选择File->Export->Part
- 在"Part Specification"下选择"new"
- 选择"Specify Part"，指定输出部件文件名称及位置
- 将"Object Selection Scope"设定为"All Objects"
- 选择"Class Selection->Select All"高亮所有对象
- 按"OK"
该种方法特点：每一个部件的特征都会汇集在新部件的MNT里。可以方便编辑。
法二：
- 闭（turn off）File->Options->Load Options下"Partial Loading "选项
- 打开装配部件
- Application->Assembly
- Assemblies->Components->Create New，给出想要输出的部件文件名及路径。
- 如下图1，在ANT上双击新产生的部件文件，使其成为工作部件。
- Assemblies->WAVE Geometry Linker，将设置改为"Body"，选择所有组件的体。
- 将"Create Non-associative"开关设为"On"，见下图2
- 将产生的部件设成显示部件，仅保存刚产生的新部件，不保存旧的装配部件。
 图1 |  图2 |
该种方法特点：每一个部件在新部件的MNT里只会显示一个link的特征。没有相应特征可以编辑。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条