2) simulation and verification
模拟验证
1.
Second, in order to execute simulation and verification of a specified system, the UML2SC is deve.
首先 ,用统一建模语言 (UML)中的状态图描述系统在整个活动周期中所处的不同的状态 ,活动图表示状态图中每个进程的功能 ,对象约束语言 (OCL)描述系统中的约束条件 ;然后 ,用自行开发的软件UML2SC将UML描述的系统转换成SystemC代码 ,以完成系统的模拟验证 ;并介绍了该方法的一个应用实
2.
According to the features of explosive accident of high-risk process,such as rapid reaction rate,strong energy release,severe damages to the accident evidence,three kinds of simulation and verification methods,including Mathematical models method,experimental method and calorimeter simulation method,which are suitable for the explosive accident in high-risk process,are summarized.
根据高危工艺热爆炸事故反应速度快、爆炸威力强、物证破坏严重的特点,提出3类适合该类事故分析鉴定的模拟验证法:数学模型验证法、实测模拟验证法及热分析仪器实验验证法。
3) Simulation
[英][,sɪmju'leɪʃn] [美]['sɪmjə'leʃən]
模拟验证
1.
In this paper, a hierarchical simulation method and related technologies for mixed circuits is introduced, and a hierarchical simulation environment is established base on the method.
本文阐述了数模混合电路的层次式模拟验证方法及相关技术,并建立了一个层次式模拟验证环境,以一种新型的微处理器锁相环为例介绍了混合电路的层次式模拟验证方法和过程,测试结果表明,该方法具有速度快、精度高的优点。
2.
Establishment and Simulation of Neural Processor Slices Algorithmic Level and RTL Level Models with VHDL;
本文针对神经元计算芯片的指令系统和体系结构，详细讨论了复杂电路的ＶＨＤＬ建模及模拟验证方法，分别给出了该芯片的算法级描述和ＲＴＬ级描述，并用相同的测试台对两级描述进行了模拟，验证了描述的正确性和功能的等价性。
4) VLSI simulation verification
VLSI模拟验证
5) Simulatio n and validation
模拟与检验
补充资料：DVT 设计验证(Design Verification Testing)
以测试产品的功能性为主，通常还包含Debug。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条