1) verification circuit
验证电路
1.
A method of designing a verification circuit based on IEEE standard for a mixed-signal test bus is introduced.
4混合信号测试总线标准的验证电路设计 ,利用复杂可编程逻辑器件 (CPLD)、模拟开关ADG2 0 2A和电压比较器LM311等器件 ,实现了该标准所定义的测试结构。
2) verify sequential circuit
时序电路的验证
3) path validation
路径验证
1.
Based on a hybrid trust model supporting cross-certification,this paper puts forward two optimizing algorithms about adding path validation into path construction,which support cross-certificate forward path construction on the searching basis of depth first and adjusting strategy tree and sequence validation in the path validation.
在支持交叉认证的混合信任模型的基础上,将路径验证加入到路径构建中,提出一种基于深度优先搜索的前向路径构建的优化算法,以及一种在路径验证时调整策略树及验证顺序的路径验证优化算法。
4) LinkVerify
链路验证
5) sequential equivalence checking
时序电路等价验证
1.
A new frame-expansion based sequential equivalence checking algorithm is proposed.
提出一种改进的基于时间帧展开的时序电路等价验证算法,其来源于模型检查中的基于数学归纳的验证算法,在使用并简化了SAT问题中不可满足子集提取过程后,将基本条件检查和归纳检查合并处理。
2.
A sequential equivalence checking algorithm based on state transfer graph is presented.
提出一种基于状态转换图的时序电路等价验证算法。
补充资料：DVT 设计验证(Design Verification Testing)
以测试产品的功能性为主，通常还包含Debug。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条