1) verify sequential circuit
时序电路的验证
2) sequential equivalence checking
时序电路等价验证
1.
A new frame-expansion based sequential equivalence checking algorithm is proposed.
提出一种改进的基于时间帧展开的时序电路等价验证算法,其来源于模型检查中的基于数学归纳的验证算法,在使用并简化了SAT问题中不可满足子集提取过程后,将基本条件检查和归纳检查合并处理。
2.
A sequential equivalence checking algorithm based on state transfer graph is presented.
提出一种基于状态转换图的时序电路等价验证算法。
3) timing verification
时序验证
1.
An approach how to check the setup time and the hold time of the integrated circuit port signal with the aid of the timing check system in the integrated circuit timing verification stage is introduced in this article.
论文介绍了在集成电路时序验证阶段如何借助时序检测系统对集成电路端口信号的建立时间和保持时间进行检测。
2.
A timing verification research on the general processor used for communication and network is written in this dissertation.
论文对一个用于通信和网络的通用通信处理器的时序验证进行了研究。
4) verification circuit
验证电路
1.
A method of designing a verification circuit based on IEEE standard for a mixed-signal test bus is introduced.
4混合信号测试总线标准的验证电路设计 ,利用复杂可编程逻辑器件 (CPLD)、模拟开关ADG2 0 2A和电压比较器LM311等器件 ,实现了该标准所定义的测试结构。
5) verifier,timing
时序验证器
6) timing verifier
时序验证器(程序)
补充资料：时序女神
时序女神(horae)：宙斯和忒弥斯诸女，
欧诺弥亚(eunomia）秩序女神
狄刻(dike)公正女神
厄瑞涅(eirene）和平女神.
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条