3) reconfigurable coprocessor
可重构协处理器
1.
An improved reconfigurable coprocessor architecture for image processing application;
面向图像处理的可重构协处理器结构研究
2.
Research and Design on Reconfigurable Coprocessor Architecture for Image-processing Application;
面向图像处理的可重构协处理器结构设计研究
3.
A new architecture for reconfigurable coprocessorr proposed,refers to as DReAC(Dynamically Reconfigurable Array Coprocessor),which is much helpful for the parallel data processing or the high density computation.
本文提出了一种应用于数据并行和高密度计算任务的新型动态可重构协处理器——DReAC。
4) coprocessor structure
协处理器的架构
5) multiprocessor architecture
多处理器结构
1.
Adopting bus architecture and distributed multiprocessor architecture, the system can meet all intersection’s control demands.
该路口控制系统采用总线式、多处理器结构,利用多个分布式处理器强大的处理能力,通过内部总线实现系统内部数据高速传递,最终能以一个综合的系统实现路口的全部控制要求。
补充资料：处理机体系结构
处理机体系结构
processor architecture
ehulijl tix一J一egou处理机体系结构(p~sor architectu代)从汇编语言程序设计员的角度所看到的处理机的内部功能结构。 计算机体系结构可分为两个层次:一是处理机级的;二是计算机系统级的。后者不仅包括处理机，还包括存储器与外围设备。处理机体系结构一般包含计算机的运算器、控制器以及汇编语言程序员所用到的寄存器。 处理机体系结构的基本组成 处理机体系结构是围绕着计算机指令系统的执行来设计的。一条典型指令的执行包括以下阶段:取指令、指令译码、计算存放操作数的有效地址、取操作数、执行指令所规定的操作以及送回操作结果。不同的指令在各个阶段的操作不同，控制不同指令的不同操作是处理机中控制器的职能。执行指令的算术运算或逻辑操作的部件是处理机的运算器。在处理机中暂时存放指令、控制字、源操作数、中间结果和最后结果的是处理机中的寄存器。控制器、运算器和寄存器是构成处理机体系结构的基本部件。新型的处理机体系结构还包括流水线、指令发射与调度机制、片上高速缓冲存储器、存储管理机制、协处理器和转移预测机制等。 处理机体系结构的发展历程 (1)微程序控制器和复杂指令集计算机 在计算机发展初期，处理机采用硬连线控制器。 自从60年代中期美国IBM公司推出IBM360系列 机以来，要求处理机体系结构能满足软件的向上兼 容性，即在低档机上开发的软件应在同一系列中的处·77·高档机中二进制兼容，作为控制指令执行的核心—控制器必须满足这一要求。此外，由于当时的中央处理机已采用双极型半导体器件，工作速度较快，而存储器仍然以磁芯为基础，存取周期较长，为中央处理机工作周期的几倍(一般为5倍左右)。这样，以微程序技术为基础的控制器(参见徽程序控制器)是很合理的选择，它曾经在处理机中沿用了二十多年。微程序控制器中的微存储器也采用了较快的器件，如磁膜和半导体器件。因其容量比主存储器的容量小得多，采用较昂贵但快速的器件是合算的。这种微存储器的周期与中央处理机的工作节拍相吻合，允许中央处理机1拍执行1条微指令。主存储器周期(即访问主存储器所需的时间)等于若干个(5到8个)微周期，而1条指令的执行也正好二由若干条微指令组成。因此，在当时的计算机工艺条件下，处理机的控制器采用微程序技术是和工艺条件相匹配的。同时，微程序技术又容易满足软件向上兼容性的要求。微存储器是控制部件的“核”，如果在同一系列中，要设计指令系统功能更强的高档机，只要把这个“核”扩充就可以了。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条