1) high speed data memory
高速数据栈区
2) Multiple high speed data memory
多通道快速数据栈区
3) high speed data
高速数据
1.
In order to solve the problem of abnormity in 768 kbps high speed data transmission,at first a right timing relationship between synchronous data and timing circuits according with the international and domestic criterions is introduced.
针对768kbps高速数据传输异常的问题,根据国内外标准相关内容,确定了同步传输中数据与定时信号间的时序关系,通过与工程应用中实测波形的比较,发现设备接口间信号时序关系存在不匹配,据此对问题进行了分析,进一步查找原因,并使故障得到复现,最后为彻底排除隐患提出了解决措施。
2.
The design concept and circuit structure principle of high speed data synchronous acquisition and transmission system are introduced, which is used for the on line detection system for detection PD in power transformer.
应用电力变压器局放在线定位监测系统高速数据同步采集与传输系统的设计思想和电路结构原理 ,采用CPLD复杂可编程逻辑器件 ,实现高速数据采集与传输的时序与控制 。
3.
This paper presents the hardware design and implementation of high speed data transport in hardware platform.
论述了在硬件平台上进行高速数据传输的设计和实现,在硬件平台上存在着不同高频的电路,系统的整体性能取决于这些高频电路的处理,该文将共平面波导(CPW)和微带传输线结构应用到整个硬件系统的设计中,并对理论和具体实现应用作了论述。
4) high-speed data
高速数据
1.
How to design the high-speed synchronization clock and high-speed data synchronization receiving in Xilinx s V4 FPGA is analyzed.
介绍了一种高速宽带采样的数字信号处理平台设计方法,论述了在X ilinxV4 FPGA中如何实现高速同步时钟设计和高速数据同步接收设计,介绍了与该设计相关的一些高速模数混合电路设计方法和一种采样后数据捕获的方法。
5) Stack data
堆栈数据
补充资料：栈栈
1.众盛貌。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条