1) finite propositioanl linear temporal logic
有穷命题线性时序逻辑
2) propositional linear temporal logic
命题线性时序逻辑
1.
In this paper, the concept of dual models of a propositional linear temporal logic formula is defined: A formula f has dual models if it has two models (namely two ω-sequences of states) such that the assignments to atomic propositions at each position of them are dual.
定义了一个命题线性时序逻辑的对偶模型的概念。
3) proposition linear temporal logic
命题线性时态逻辑
1.
This paper presents a model-checking algorithm for verifying the properties of concurrent systems using proposition linear temporal logic (PLTL) based on Manna-Pnueli framework as formal language to specify concurrent systems; describing the properties by PLTL temporal formula.
采用Manna和Pnueli提出的命题线性时态逻辑PLTL作为并发系统的形式化规约语言,用PLTL公式描述系统的性质,给出并发系统性质验证的一种模型检验算法。
4) linear temporal logic
线性时序逻辑
1.
In the proposed scheme,the antecedent of an implication form that may apeare in linear temporal logic formula of program properties was taken as the constrained condition of .
以程序性质的线性时序逻辑公式可能出现的蕴涵式的前件作为条件化的约束条件,通过分析程序符号化执行语义,借助自动定理证明器,对语句的可达性条件进行逻辑推理,删除那些与性质的可满足性无关的语句,以达到程序精简的目的。
2.
Then the linear temporal logic properties .
针对软件体系结构描述语言在分析、验证软件构架动态行为中的不足,采用谓词/变迁(Pr/T)网为软件体系结构动态行为建模,并提出了基于线性时序逻辑的软件体系结构动态行为模型验证方法。
3.
Then,linear temporal logic is proposed to model the specification of CDC designs.
为解决此问题,本文首先提出描述亚稳态现象的等价电路实现,用以在RTL验证中准确体现亚稳态现象的实际影响;然后使用线性时序逻辑对跨时钟域设计进行设计规范的描述;为缓解模型检验的空间爆炸问题,进一步针对跨时钟域设计的特点提出基于输入信号的迁移关系分组策略和基于数学归纳的优化策略。
5) Linear Temporal Logic(LTL)
线性时序逻辑
1.
Linear Temporal Logic(LTL) is introduced to show the property of security protocol.
验证工具以GSPM模型为基础形式化地描述了安全协议,并引进线性时序逻辑刻画了安全协议的性质,用基于状态搜索的模型检测方法在安全协议的验证过程中找出漏洞。
6) LTL
线性时序逻辑
1.
In this paper, we design and implement a method of producing test oracle from program s LTL(Linear Temporal Logic) property.
文中,作者设计并实现了一种根据程序的线性时序逻辑(LTL)的性质产生测试预言的方法。
2.
This paper introduces the relevant theory, then uses the popular model checker tool SPIN and gives an example which analyzes the use of the tool against the logic properties of LTL in a system with mutation analysis approach.
在介绍了相关理论知识后,使用当前较为流行的模型验证工具SPIN给出一个实例,提出了利用该工具针对系统的线性时序逻辑性质进行变异分析的方法。
补充资料：时序逻辑
时序逻辑
sequential logic
sh}火日luoJ-时序逻辑(sequential logie)输出不但和当前输人的逻辑值有关，而且和在此以前曾经输人过的逻辑值有关的逻辑系统。具有这种逻辑关系的电路，称为时序逻辑电路，简称时序电路。它至少包含一个存储元件。计算机中的寄存器、程序计数器等电路都是时序电路。 时序电路的框图见图1。有组合电路(见组合逻 12份2 22xlxZ翔辑)和存储电路两部分。存储电路是能存储信息的器件，可以是触发器，也可以是有时延的反馈，其作用是保存与过去输人有关的信息。 图中，x:，x:，…，┌─────┐ │组合电路二├──┐└─────┤)价 │┌─────┤ ││存储电路 ├──┘└─────┘ 图1时序电路框图二。是时序电路的外部输人;Z:，Z:，…，2二是它的外部输出;Yl，Y:，…，又是存储电路的输人，yl，yZ，…，多是存储电路的输出，也反馈给组合电路的输人。有如下两个时序函数表达式 Z一关(x:，x:，…，x，;yl，yZ，…，yr)(i一1，Z，…，m) Y=g(xl，￡:，…，二，;夕:，夕:，…，夕。)(i一1，2，…，r) Z、称为输出函数，Y*称为控制函数或激励函数。 时序电路中有一个极为重要的概念是状态，并可分为内部状态和外部状态。内部状态由y，(i一1，2，…，r)给出，外部状态由Z，(乞一1，2，…，m)给出。若单指状态，指的是内部状态。 分类时序电路分为同步时序电路和异步时序电路两大类。异步时序电路又进一步分为脉冲异步时序电路和电平异步时序电路。 (1)同步时序电路。在输人中有一个专门的定时信号(称为时钟)，对状态变量进行瞬时取样来控制电路的动作。它的存储电路用触发器。图2(a)是一个同步时序电路，其中CP是定时信号。同步时序电路的输人可以是脉冲也可以是电平，对研究电路的行为来说，这两者没有差别。描述同步时序电路的逻辑工具是状态表和状态图，见图2(b)和图2(C)。状态表把时序电路的输人、输出、现态(目前状态)、次态(下一状态)用表格形式反映出来，说明输人和输出之间的逻辑关系，并表明状态之间的转移规律。状态图通常由状态表推出，更直观易读。状态图中小圆圈及其内的字母或数字表示状态，如q:状态，有向箭头表示状态转换方向，并在有向线上标注x/Z，表示在二输人情况下输出为Z，如1/o表示输入为“1”，输出为“o，，。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条