1) error code instrument FPGA
误码仪FPGA
2) bit error tester
误码仪
1.
Research and Design of Bit Error Tester Based on Small RTOS51 and FPGA;
基于Small RTOS51和FPGA的误码仪的研究与设计
3) BERT
[英][bə:t] [美][bɝt]
误码仪
1.
BERT, which is short for bit error rate tester, is an important apparatus for the performance test of digital communication system.
误码仪(biterrorratetester,BERT)是数字通信系统性能测试的重要仪器。
2.
BERT (Bit Error Rate Tester) is an essential testing device in communication system during performance testing and malfunction diagnosis the network conditions.
误码仪是在通信系统的性能测试以及故障诊断中必不可少的设备。
4) 2M Error code testor
2M误码仪
6) BER analyzer
误码分析仪
补充资料:纠突发错误码
在应用纠错码时如果错误型e=(e0,e1,...,)内的相继b位分量ei,,...,中,ei和为非零,其他为任意值,则称此错误型是一个长为b的突发错误型。用来纠正这类突发错误型的纠错码,称为纠突发错误码。码所能纠正的突发长度b,称为码的纠突发错误能力。无论是卷积码还是分组码,纠突发错误码的参数必须满足:(g/b)≥(1+R)/(1-R)。这里R为码率;g为相邻二个突发错误之间无误区间的长度,称为保障区间,对分组码,g等于n-b。若上述不等式中的等式成立,则称这个码为最佳码,对分组码来说,最佳码的b等于(n-k)/2。构造纠突发错误码的主要方法是应用时间扩散技术,即把产生在数据序列中的突发错误扩散,使它在各个码字中所表现出来的错误型变成随机错误,然后应用纠随机错误的方法进行纠错。使用较广的纠突发错误分组码有利用几个码组合而成的乘积码、级连码和交错码等。法尔码是一类专门为纠突发错误而设计的码,但它的理论纠突发能力并不高。此外,某些纠随机错误循环码本身就具有一定的纠突发错误能力,如最小距离为d的二进制BCH码,绝大多数至少能纠正长为 d-2的突发错误。纠突发错误卷积码可分为BI型和BⅡ型码。BI型码以码元为单位衡量码的纠错能力,而BⅡ型码则以码段(子码)为单位。主要的纠突?⒋砦缶砘胧抢檬奔淅┥⒓际豕乖斓睦┥⒕砘搿⒀掖孤搿⒏抢穸搿⒔淮砺氲取K芯劳环⒋砦舐氲谋嗦搿⒁肼氲缏范己芗虻ィ苡糜布蚣扑慊?软件实现。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条