Verilog 硬件描述语言,Verilog hardware description language,在线英语词典,英文翻译,专业英语

1) Verilog hardware description language

Verilog 硬件描述语言

2) verilog HDL

Verilog硬件描述语言

This article analyzes the theory of power consumption in digital circuit, writes a power consumption model in gate level using Verilog HDL according to the theory, and applies this model into three different structured adders.

对数字电路中的功耗产生机理进行了分析 ,根据此原理 ,利用 Verilog硬件描述语言编写了一个门级功耗模型 ,并将他应用到 3种不同结构的加法器中 ,分别测量其功耗 ,分析了功耗大小不同的原因。

Design of Equal Precision Frequency Meter Based on Verilog HDL;

介绍了等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能;采用AT89S51单片机进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好。

3) Verilog HDL

硬件描述语言Verilog

4) Verilog hardware description language

Verilog硬件描述语言

CPLD is chosen as the hardware design platform,and the driving schedule generator is described with Verilog hardware description language.

选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用Verilog硬件描述语言对该驱动时序发生器进行了硬件描述。

5) VHDL/Veriloy/Language

VHDL/Verilog硬件描述语言

6) VHDL

硬件描述语言（VHDL）

参考词条

VHDL硬件描述语言 VHSIC硬件描述语言 AHDL硬件描述语言 EDA硬件描述语言硬件描述语言 VHDL 硬件描述语言（HDL）硬件描述语言（CUPL） VerilogHDL硬件描述语言 Altera硬件描述语言 AHDL（硬件描述语言）核仁组织区嗜银染色退化问题

补充资料：图像描述语言

　　用于描述图像的一种形式语言。这种语言的句子用表示基元（见模式文法）的终止符、连接算符和括号组成的链表示，它是1969年由C.肖建立的。首先在每个基元上选定两个不同的点，分别标记为头(h)和尾(t)，然后规定一个一元算符～和一组二元算符{+,-,×,*}，使基元或子模式可在头、尾处连接起来。这些算符的意义如图1。～a是将a的头尾颠倒;a+b是将b的尾与a的头连接；a-b是将b的头与a的头连接;a×b是将b的尾与a的尾连接；a*b是将b的头和尾分别与 a的头和尾连接。四种连接运算所得结果的头和尾都分别是b的头和a的尾。例如,图2上方ɑ，b，c，d表示基元，那么，其下方的图像可以由(b+(b-c)+c+d+(d×(～b))+(～b))*(a+(b+a+(～b))*a+a)描述。设V_T＝｛b|b为基元｝∪{+,-,×,*,～,(,)}，则以V_T为终止符集的适当的短语结构文法，能够生成图像描述语言。例如，上下文无关文法G＝({S，A，B},{ɑ，b,+,×,(,)},P，S),其中P＝{S─→B+(B+A)×(A),A─→a+A，A─→ɑ，B─→b+B，B─→b},可以用来对各种尺寸的字符进行描述。图像描述语言可以用链表示某些二维图像，所以在句法模式识别中得到较多的应用。　　参考书目
　　　K.S.Fu，Syntactic Pattern Recognition　and Applications，Prentice-Hall，Englewood Cliffs, N.J.,1982.
　　

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

首页 \| 翻译 \| 影视 \| 论坛 \| 索引硬件描述语言硬件描述语言VHDL VHDL（硬件描述语言）

1) Verilog hardware description language Verilog 硬件描述语言 2) verilog HDL Verilog硬件描述语言 1. This article analyzes the theory of power consumption in digital circuit, writes a power consumption model in gate level using Verilog HDL according to the theory, and applies this model into three different structured adders. 对数字电路中的功耗产生机理进行了分析 ,根据此原理 ,利用 Verilog硬件描述语言编写了一个门级功耗模型 ,并将他应用到 3种不同结构的加法器中 ,分别测量其功耗 ,分析了功耗大小不同的原因。 2. Design of Equal Precision Frequency Meter Based on Verilog HDL; 介绍了等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能;采用AT89S51单片机进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好。 3) Verilog HDL 硬件描述语言Verilog 4) Verilog hardware description language Verilog硬件描述语言 1. CPLD is chosen as the hardware design platform,and the driving schedule generator is described with Verilog hardware description language. 选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用Verilog硬件描述语言对该驱动时序发生器进行了硬件描述。 5) VHDL/Veriloy/Language VHDL/Verilog硬件描述语言 6) VHDL 硬件描述语言（VHDL）参考词条 VHDL硬件描述语言 VHSIC硬件描述语言 AHDL硬件描述语言 EDA硬件描述语言硬件描述语言 VHDL 硬件描述语言（HDL）硬件描述语言（CUPL） VerilogHDL硬件描述语言 Altera硬件描述语言 AHDL（硬件描述语言）核仁组织区嗜银染色退化问题补充资料：图像描述语言　　用于描述图像的一种形式语言。这种语言的句子用表示基元（见模式文法）的终止符、连接算符和括号组成的链表示，它是1969年由C.肖建立的。首先在每个基元上选定两个不同的点，分别标记为头(h)和尾(t)，然后规定一个一元算符～和一组二元算符{+,-,×,}，使基元或子模式可在头、尾处连接起来。这些算符的意义如图1。～a是将a的头尾颠倒;a+b是将b的尾与a的头连接；a-b是将b的头与a的头连接;a×b是将b的尾与a的尾连接；ab是将b的头和尾分别与 a的头和尾连接。四种连接运算所得结果的头和尾都分别是b的头和a的尾。例如,图2上方ɑ，b，c，d表示基元，那么，其下方的图像可以由(b+(b-c)+c+d+(d×(～b))+(～b))(a+(b+a+(～b))a+a)描述。设V_T＝｛b\|b为基元｝∪{+,-,×,,～,(,)}，则以V_T为终止符集的适当的短语结构文法，能够生成图像描述语言。例如，上下文无关文法G＝({S，A，B},{ɑ，b,+,×,(,)},P，S),其中P＝{S─→B+(B+A)×(A),A─→a+A，A─→ɑ，B─→b+B，B─→b},可以用来对各种尺寸的字符进行描述。图像描述语言可以用链表示某些二维图像，所以在句法模式识别中得到较多的应用。　　参考书目　　　K.S.Fu，Syntactic Pattern Recognition　and Applications，Prentice-Hall，Englewood Cliffs, N.J.,1982. 　　说明：*补充资料仅用于学习参考，请勿用于其它任何用途。
©2008 dictall.com