分页缓存,Cache,在线英语词典,英文翻译,专业英语

1) Cache

分页缓存

2) pagination

分页

Research and Implementation of A High-Performance Pagination Technology under the MVC Model;

MVC模式下一种高效分页方法的研究与实现

Pagination Technology of Database Query Based on ASP;

基于ASP的数据库查询分页技术

Analyze on Data Pagination on Web Page;

Web页面数据的分页技术分析

3) paging

分页

The Comparison and Improvement of Paging in General Stored Procedure in .Net Framework;

.NET框架下通用分页存储过程的比较与优化

Solutions to Problems Which will often be Encountered in Displaytag Paging;

Displaytag分页常见问题解决方案

Application and study of massive-scale data paging mechanism in Web information system;

海量数据分页机制在Web信息系统中的应用研究

4) page

分页

In this paper, we analyze the MMU supports the segment and page address-space management and protection mechanism of the IA-32 processor, discuss the design of segment unit, page unit, and the control mechanism of the MMU in pipeline.

分析了段页式存储管理单元的地址变化机制和IA-32保护模式下的存储保护机制,详细讨论了存储管理单元的分段单元和分页单元的设计,以及存储管理单元在流水线中的控制机制,并就存储管理单元的关键路径进行了结构优化。

When showing the data in separate pages,this method can help obtain the appointed page’s data from server and separate the page by partly rewriting it.

电力ERP系统数据量大,针对为服务器减压和更好的用户体验,提出了一种基于Ajax的无刷新分页方法,并成功地应用在电力行业ERP系统上,在对数据进行分页显示的时候,借助Ajax与服务器进行异步通信,从服务器获取指定页的数据,并在只重写局部页面的情况下实现分页,减少了无用信息的传输,达到了更友好的页面实现。

5) page access

分页存取

6) continual pages

连续分页

Several printing methods are compared,we put forward a method with cursors real-time printing,taking advantages of LabVIEW s print function to implement the continual pages printed.

本文比较了虚拟仪器环境下各种打印方式,提出一种"所见即所得"的"实时"曲线打印方法,并在LabVIEW中利用自带的打印功能,实现了连续分页打印。

Several printing methods are compared,we put forward a method with cursors real-time print- ing,taking advantages of LabVIEWs print function to implement the continual pages printed.

本文比较了虚拟仪器环境下各种打印方式,提出一种"所见即所得"的"实时"曲线打印方法,并在 LabVIEW 中利用自带的打印功能,实现了连续分页打印。

参考词条

数据分页动态分页分页传输 Web分页高效分页分页策略自动分页分页排序分页系统影式分页分页打印分页检索现代女性文化诗学蔗糖汞

补充资料：CPU缓存

CPU缓存（CacheMemory）是位于CPU与内存之间的临时存储器，它的容量比内存小的多但是交换速度却比内存要快得多。缓存的出现主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。

缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。

正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90左右），也就是说CPU下一次要读取的数据90都在缓存中，只有大约10需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。

目前缓存基本上都是采用SRAM存储器，SRAM是英文StaticRAM的缩写，它是一种具有静志存取功能的存储器，不需要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷新电路，每隔一段时间，固定要对DRAM刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，这也是目前不能将缓存容量做得太大的重要原因。它的特点归纳如下：优点是节能、速度快、不必配合内存刷新电路、可提高整体的工作效率，缺点是集成度低、相同的容量体积较大、而且价格较高，只能少量用于关键性系统以提高效率。

按照数据读取顺序和与CPU结合的紧密程度，CPU缓存可以分为一级缓存，二级缓存，部分高端CPU还具有三级缓存，每一级缓存中所储存的全部数据都是下一级缓存的一部分，这三种缓存的技术难度和制造成本是相对递减的，所以其容量也是相对递增的。当CPU要读取一个数据时，首先从一级缓存中查找，如果没有找到再从二级缓存中查找，如果还是没有就从三级缓存或内存中查找。一般来说，每级缓存的命中率大概都在80左右，也就是说全部数据量的80都可以在一级缓存中找到，只剩下20的总数据量才需要从二级缓存、三级缓存或内存中读取，由此可见一级缓存是整个CPU缓存架构中最为重要的部分。

一级缓存（Level1Cache）简称L1Cache，位于CPU内核的旁边，是与CPU结合最为紧密的CPU缓存，也是历史上最早出现的CPU缓存。由于一级缓存的技术难度和制造成本最高，提高容量所带来的技术难度增加和成本增加非常大，所带来的性能提升却不明显，性价比很低，而且现有的一级缓存的命中率已经很高，所以一级缓存是所有缓存中容量最小的，比二级缓存要小得多。

一般来说，一级缓存可以分为一级数据缓存（DataCache，D-Cache）和一级指令缓存（InstructionCache，I-Cache）。二者分别用来存放数据以及对执行这些数据的指令进行即时解码，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。目前大多数CPU的一级数据缓存和一级指令缓存具有相同的容量，例如AMD的AthlonXP就具有64KB的一级数据缓存和64KB的一级指令缓存，其一级缓存就以64KB64KB来表示，其余的CPU的一级缓存表示方法以此类推。

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

首页 \| 翻译 \| 影视 \| 论坛 \| 索引分页浏览分页显示分页统计分页区分页存储分页技术

1) Cache 分页缓存 2) pagination 分页 1. Research and Implementation of A High-Performance Pagination Technology under the MVC Model; MVC模式下一种高效分页方法的研究与实现 2. Pagination Technology of Database Query Based on ASP; 基于ASP的数据库查询分页技术 3. Analyze on Data Pagination on Web Page; Web页面数据的分页技术分析 3) paging 分页 1. The Comparison and Improvement of Paging in General Stored Procedure in .Net Framework; .NET框架下通用分页存储过程的比较与优化 2. Solutions to Problems Which will often be Encountered in Displaytag Paging; Displaytag分页常见问题解决方案 3. Application and study of massive-scale data paging mechanism in Web information system; 海量数据分页机制在Web信息系统中的应用研究 4) page 分页 1. In this paper, we analyze the MMU supports the segment and page address-space management and protection mechanism of the IA-32 processor, discuss the design of segment unit, page unit, and the control mechanism of the MMU in pipeline. 分析了段页式存储管理单元的地址变化机制和IA-32保护模式下的存储保护机制,详细讨论了存储管理单元的分段单元和分页单元的设计,以及存储管理单元在流水线中的控制机制,并就存储管理单元的关键路径进行了结构优化。 2. When showing the data in separate pages,this method can help obtain the appointed page’s data from server and separate the page by partly rewriting it. 电力ERP系统数据量大,针对为服务器减压和更好的用户体验,提出了一种基于Ajax的无刷新分页方法,并成功地应用在电力行业ERP系统上,在对数据进行分页显示的时候,借助Ajax与服务器进行异步通信,从服务器获取指定页的数据,并在只重写局部页面的情况下实现分页,减少了无用信息的传输,达到了更友好的页面实现。 5) page access 分页存取 6) continual pages 连续分页 1. Several printing methods are compared,we put forward a method with cursors real-time printing,taking advantages of LabVIEW s print function to implement the continual pages printed. 本文比较了虚拟仪器环境下各种打印方式,提出一种"所见即所得"的"实时"曲线打印方法,并在LabVIEW中利用自带的打印功能,实现了连续分页打印。 2. Several printing methods are compared,we put forward a method with cursors real-time print- ing,taking advantages of LabVIEWs print function to implement the continual pages printed. 本文比较了虚拟仪器环境下各种打印方式,提出一种"所见即所得"的"实时"曲线打印方法,并在 LabVIEW 中利用自带的打印功能,实现了连续分页打印。参考词条数据分页动态分页分页传输 Web分页高效分页分页策略自动分页分页排序分页系统影式分页分页打印分页检索现代女性文化诗学蔗糖汞补充资料：CPU缓存 CPU缓存（CacheMemory）是位于CPU与内存之间的临时存储器，它的容量比内存小的多但是交换速度却比内存要快得多。缓存的出现主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90左右），也就是说CPU下一次要读取的数据90都在缓存中，只有大约10需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。目前缓存基本上都是采用SRAM存储器，SRAM是英文StaticRAM的缩写，它是一种具有静志存取功能的存储器，不需要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷新电路，每隔一段时间，固定要对DRAM刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，这也是目前不能将缓存容量做得太大的重要原因。它的特点归纳如下：优点是节能、速度快、不必配合内存刷新电路、可提高整体的工作效率，缺点是集成度低、相同的容量体积较大、而且价格较高，只能少量用于关键性系统以提高效率。按照数据读取顺序和与CPU结合的紧密程度，CPU缓存可以分为一级缓存，二级缓存，部分高端CPU还具有三级缓存，每一级缓存中所储存的全部数据都是下一级缓存的一部分，这三种缓存的技术难度和制造成本是相对递减的，所以其容量也是相对递增的。当CPU要读取一个数据时，首先从一级缓存中查找，如果没有找到再从二级缓存中查找，如果还是没有就从三级缓存或内存中查找。一般来说，每级缓存的命中率大概都在80左右，也就是说全部数据量的80都可以在一级缓存中找到，只剩下20的总数据量才需要从二级缓存、三级缓存或内存中读取，由此可见一级缓存是整个CPU缓存架构中最为重要的部分。一级缓存（Level1Cache）简称L1Cache，位于CPU内核的旁边，是与CPU结合最为紧密的CPU缓存，也是历史上最早出现的CPU缓存。由于一级缓存的技术难度和制造成本最高，提高容量所带来的技术难度增加和成本增加非常大，所带来的性能提升却不明显，性价比很低，而且现有的一级缓存的命中率已经很高，所以一级缓存是所有缓存中容量最小的，比二级缓存要小得多。一般来说，一级缓存可以分为一级数据缓存（DataCache，D-Cache）和一级指令缓存（InstructionCache，I-Cache）。二者分别用来存放数据以及对执行这些数据的指令进行即时解码，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。目前大多数CPU的一级数据缓存和一级指令缓存具有相同的容量，例如AMD的AthlonXP就具有64KB的一级数据缓存和64KB的一级指令缓存，其一级缓存就以64KB64KB来表示，其余的CPU的一级缓存表示方法以此类推。说明：补充资料仅用于学习参考，请勿用于其它任何用途。
©2008 dictall.com