1) static optical storage
静态光存储
1.
Study on technologies of static optical storage using SIL;
固体浸没透镜静态光存储技术研究
3) static storage area
静态存储区;静态存储区
4) SRAM
静态存储器
1.
Dynamic testing system of SRAM under the network control;
网络控制下静态存储器的动态检测系统
2.
A study on Bit-Line Circuit for Partially Depleted SOI CMOS SRAM s;
部分耗尽SOI静态存储器位线电路的研究
3.
The 8Kb Radiation Hardened SRAM Based on the PD SOI Technology
基于PD SOI工艺的8Kb抗辐照静态存储器
5) SRAMs
静态存储体
1.
On the basis of deep researches on the data Cache working mechanism and the static random access memories (SRAMs) te.
本文深入研究了数据Cache的工作机制,分析了静态存储体设计技术。
6) static storage
静态储存器
补充资料：金属-氧化物-半导体静态随机存储器
具有静态存储信息功能的MOS随机存储器,其存储单元的核心部分是双稳电路。只要电源不断，在单元内的信息便能长期保存，不需要对所存储的信息作周期性的刷新。
原理 图1是由 6个MOS晶体管组成的一位静态存储单元。由增强型和耗尽型 MOS晶体管T1～T4连接成双稳态电路，T5和T6组成向单元存信息或取信息的控制门。由输入地址信号经译码后而选出相应的静态存储单元。为了把存储在单元中的信号写入和读出，还必须配有一套静态读出和写入电路(读写电路)，以及功能控制电路。因此,MOS静态随机存储器在结构上主要包括存储单元阵列、地址缓冲译码器、读出和写入电路（读写电路），以及读出和写入控制电路（读写控制电路）四个部分（图2）。
地址译码按单元阵列的矩形排列，分成X和Y两个方向。Ax、Ay分别表示X和Y地址,为片选信号,为读入和写出控制信号,I/O为输入-输出端。的低电平为选中，高电平为未选(维持态)。的低电平为写入,高电平为读出。
在一个读操作周期(图3)内，为低电平(选中),为高电平（读操作）。当地址Ai输入后,被选中的单元就会在输入-输出端读出存储的数字 D0。从Ai输入到D0读出有一个响应的时间过程，这决定于读出过程中各部分电路延迟时间的总和，即图中的,称为电路的地址取数时间。越短,表示电路的速度越快。
应用 MOS静态随机存储器使用时不需要刷新,故比动态存储器使用方便，已大量应用于微处理器和其他小型数字控制设备。在使用中为了减少电路片数目，在电路结构方面一般采用多位输入-输出形式。例如,四位结构用1k×4，八位结构用2k×8。另外，为了减少管壳的引出端数，通常把输入端和输出端合并为一个端(I/O)，由读写控制器控制，按时分别执行输入(写)、输出(读)，以及维持（即不读、不写）等三种功能。
发展 微处理机技术的发展，促进了 MOS静态随机存储器的研制。同时，随着MOS工艺技术的进步,在集成度、功耗和速度等主要性能指标方面提高得很快。集成度从1k×4、2k×8已发展到8k×8。为了降低功耗,设计和工艺也得到改进。特别是采用了高阻多晶硅负载单元及CMOS单元，使每一单元的功耗下降到微瓦量级。速度的提高主要是由于MOS短沟道技术的发展,以及在读出电路中采用限摆幅等电路技术，使取数时间大大加快。例如，采用小于2微米沟道的高性能MOS静态随机存储器件，取数时间可达30～40纳秒。这样的速度已经接近双极型随机存储器的水平。
原理 图1是由 6个MOS晶体管组成的一位静态存储单元。由增强型和耗尽型 MOS晶体管T1～T4连接成双稳态电路，T5和T6组成向单元存信息或取信息的控制门。由输入地址信号经译码后而选出相应的静态存储单元。为了把存储在单元中的信号写入和读出，还必须配有一套静态读出和写入电路(读写电路)，以及功能控制电路。因此,MOS静态随机存储器在结构上主要包括存储单元阵列、地址缓冲译码器、读出和写入电路（读写电路），以及读出和写入控制电路（读写控制电路）四个部分（图2）。
地址译码按单元阵列的矩形排列，分成X和Y两个方向。Ax、Ay分别表示X和Y地址,为片选信号,为读入和写出控制信号,I/O为输入-输出端。的低电平为选中，高电平为未选(维持态)。的低电平为写入,高电平为读出。
在一个读操作周期(图3)内，为低电平(选中),为高电平（读操作）。当地址Ai输入后,被选中的单元就会在输入-输出端读出存储的数字 D0。从Ai输入到D0读出有一个响应的时间过程，这决定于读出过程中各部分电路延迟时间的总和，即图中的,称为电路的地址取数时间。越短,表示电路的速度越快。
应用 MOS静态随机存储器使用时不需要刷新,故比动态存储器使用方便，已大量应用于微处理器和其他小型数字控制设备。在使用中为了减少电路片数目，在电路结构方面一般采用多位输入-输出形式。例如,四位结构用1k×4，八位结构用2k×8。另外，为了减少管壳的引出端数，通常把输入端和输出端合并为一个端(I/O)，由读写控制器控制，按时分别执行输入(写)、输出(读)，以及维持（即不读、不写）等三种功能。
发展 微处理机技术的发展，促进了 MOS静态随机存储器的研制。同时，随着MOS工艺技术的进步,在集成度、功耗和速度等主要性能指标方面提高得很快。集成度从1k×4、2k×8已发展到8k×8。为了降低功耗,设计和工艺也得到改进。特别是采用了高阻多晶硅负载单元及CMOS单元，使每一单元的功耗下降到微瓦量级。速度的提高主要是由于MOS短沟道技术的发展,以及在读出电路中采用限摆幅等电路技术，使取数时间大大加快。例如，采用小于2微米沟道的高性能MOS静态随机存储器件，取数时间可达30～40纳秒。这样的速度已经接近双极型随机存储器的水平。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条