1) VCDL
压控延迟线
2) digital delay line
数控延迟线
1.
A simple full-digital 50% duty-cycle corrector(FD-DCC)with the principle of digital delay lines and pulse generators,is presented in this paper with high performance to produce non-skew and high-quality clocks.
利用数控延迟线原理和脉冲电路特性设计实现了一种纯数字方式的高性能时钟50%占空比调节电路FD-DCC(Full-Digital Duty-Cycle Corrector),不包括任何反馈环路,可产生无偏时钟。
3) control delay line
控制延迟线
4) controlled delay
可控延迟线
5) 5-bit delay line
5位数控延迟线
6) delay line time compression
延迟线时间压缩
补充资料：延迟线
在电路中将电信号延迟一定时间再输出的器件。对模拟信号一般用电感和电容组成或直接用同轴电缆和螺旋线；数字信号还用电荷耦合器件或声表面波器件。延迟时间约为10-9～10-5秒。广泛用于雷达、通信、计算机、彩色电视及测量仪器(如示波器)中。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条